3.4.4并串轉(zhuǎn)換輸出模塊[7] (Parallel2Serial)
?Parallel2Serial將并行信號轉(zhuǎn)化為串行信號

?Parallel2Serial的輸入是DataIn(15 downto 0)，DataClk，F(xiàn)rameSync

?Parallel2Serial的輸出是DataOut

3.4.5主控制器模塊(Main Controller)
·主控制器模塊是整個設計的核心，它協(xié)調(diào)控制著其他各個模塊的工作

·主控制器模塊是根據(jù)操作流程圖設計的一個狀態(tài)機

3.4.6 地址生成模塊(AddressGen)
·PhysicalAddress實際上是一個加法器,將VirtualAddress與BaseAddress相加產(chǎn)生讀地址

·BaseAddress實際上是一個計數(shù)器，IncreaseBase信號控制加1，產(chǎn)生寫地址

·MUX選擇讀地址或者是寫地址到DataRAM

4 音頻處理芯片的仿真
4.1 仿真波形

4.2 仿真結(jié)果
通過程序，對一組輸入序列進行了仿真結(jié)果比較，所獲得的結(jié)果如表1所示。

表1：仿真結(jié)果比較


通過表1可以看出音頻處理芯片達到了預期的設計目標，效果良好。

可以看到，期望值和仿真結(jié)果在最后一位會有±1的誤差，這是由于我們采用的移位算法將最后一位移出時不進行四舍五入造成的。經(jīng)過計算，這種誤差不會影響FIR的精度。

5 結(jié)束語
本文設計的音頻處理芯片主要實現(xiàn)FIR濾波器功能，可以滿足較為簡單的語音信號處理的需要。用POT系數(shù)表示方法來表示系統(tǒng)參數(shù)，用一個加法器和一個移位寄存器實現(xiàn)乘法器的功能，這樣在面積功耗上就有相當大的優(yōu)勢。設計過程是采用自頂向下的設計方法。最終的仿真結(jié)果符合預期的要求