国产亚洲精品AA片在线观看,丰满熟妇HD,亚洲成色www成人网站妖精,丁香五月天婷婷五月天男人天堂

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > FPGA并行數(shù)字序列傳輸與接口技術的研究和應用

FPGA并行數(shù)字序列傳輸與接口技術的研究和應用

作者: 時間:2011-10-19 來源:網(wǎng)絡 收藏
3.2 算法的Verilog 數(shù)據(jù)流描述:

本文引用地址:http://www.ljygm.com/article/150112.htm

  1)一個節(jié)點的模塊:


  2)頂層整體調用模塊


  3)信息界面問題

  上述人工神經(jīng)網(wǎng)絡運算中不同層次間的數(shù)據(jù)交錯采用了如下方式:從輸出到 輸入、從輸入到運算邏輯通過wire 定義的網(wǎng)線執(zhí)行無延時;各節(jié)點輸出通過reg 定義 為寄存器,使信號能實現(xiàn)各自異步計算而同步輸出的效果,而輸出的條件用always 進行檢 測。逐層的交錯傳輸采用頂層模塊套用子模塊的方式進行,同一層次的各節(jié)點的同類型運算 均操作,既節(jié)省了時間,又節(jié)省了模塊。

  4 結束語

  通過網(wǎng)線、寄存器、鎖存器、多層次模塊套用等與數(shù)學算法的變換處理,大多數(shù)現(xiàn)代信息處理、統(tǒng)計學計算及控制過程的復雜算法都可以實現(xiàn)完全處理與序貫交錯 傳遞的最佳時間性綜合運行而體現(xiàn)其快速、遞推、多維和實時性。 在Xilinx 公司提供的 ISE10.1 設計工具軟件平臺上對LC3S400PQ205 型 產(chǎn)品進行上述簡單前向型人工神經(jīng)網(wǎng) 絡的硬件結構數(shù)據(jù)流描述設計,得到的整體模塊只占用了將近15 萬個門(而整個芯片具有 40 萬個門),完成一組采樣值的全過程計算時間為16ms。加上 的在線實時可重構性, 使得該項可以在宇宙或環(huán)球航行、高空與深海測量、危險區(qū)或動物體非介入性試驗等多 種領域的高科技信息處理與控制中發(fā)揮特殊作用。


上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉