1、直接由單片機(jī)/FPGA/DSP等數(shù)字器件產(chǎn)生。這種方式中，時(shí)鐘實(shí)際是由這些數(shù)字器件外接的晶振經(jīng)過器件內(nèi)部的倍頻電路或者鎖相環(huán)電路產(chǎn)生，由于數(shù)字器件對(duì)時(shí)鐘抖動(dòng)并不敏感，故其內(nèi)部產(chǎn)生的時(shí)鐘精度并不高，通常的抖動(dòng)都有幾百ps至數(shù)ns，在ADC系統(tǒng)中，這種時(shí)鐘抖動(dòng)往往會(huì)極大制約系統(tǒng)信噪比的提高；

2、由鎖相環(huán)系統(tǒng)產(chǎn)生，鎖相環(huán)系統(tǒng)自身是一個(gè)反饋系統(tǒng)，故在產(chǎn)生高頻信號(hào)上有自身的優(yōu)勢(shì)：頻率飄移小、頻譜純度高。鎖相環(huán)的時(shí)鐘精度是由一系列器件：PLL、VCO、環(huán)路濾波器等共同決定的，只有整體設(shè)計(jì)全部達(dá)到要求，鎖相環(huán)才能實(shí)現(xiàn)高精度的時(shí)鐘輸出，這就對(duì)電路設(shè)計(jì)提出了很高要求，也會(huì)增加調(diào)試和維護(hù)的難度；

3、由專用時(shí)鐘芯片產(chǎn)生。專用時(shí)鐘芯片通常是把鎖相環(huán)、VCO、環(huán)路濾波等電路集中在一個(gè)芯片內(nèi)，通過簡(jiǎn)單的數(shù)字控制信號(hào)就可以產(chǎn)生各種不同頻率的時(shí)鐘信號(hào)。該器件既有數(shù)字電路的控制簡(jiǎn)單，調(diào)試方便的特性，又有鎖相環(huán)電路高精度，低抖動(dòng)的優(yōu)點(diǎn)。

比較上述三種方案，本系統(tǒng)采用方案3.由于AD9216的時(shí)鐘輸入為80M的單端COMS電平時(shí)鐘，且一共需要三個(gè)這樣的時(shí)鐘，考慮到前面高速DA需要一個(gè)500M的LVPECL電平時(shí)鐘，故系統(tǒng)時(shí)鐘采用AD公司的ICS8430，該芯片結(jié)構(gòu)如圖4.11所示：

4.3.2時(shí)鐘電路設(shè)計(jì)

ICS8430是一款集成高頻時(shí)鐘發(fā)生器，它具有非常低的相位噪聲，鎖相環(huán)部分的VCO片內(nèi)頻率變化范圍為1.75G到2.25G，輸出部分擁有四路LVPECL時(shí)鐘扇出，并且輸出頻率范圍50Mhz~1.6Ghz可調(diào)；另外還有四路LVDS時(shí)鐘扇出，其輸出頻率范圍25Mhz~800Mhz可調(diào)，這四路LVDS時(shí)鐘扇出還可以根據(jù)用戶需要設(shè)置為八路CMOS時(shí)鐘扇出并且相位可調(diào)。下面為ICS8430設(shè)計(jì)方面的一些考慮：

（1）ICS8430的供電濾波設(shè)計(jì)

作為高速模擬電路，電源供應(yīng)的穩(wěn)定性關(guān)系到系統(tǒng)的噪聲性能。ICS8430提供獨(dú)立的電源以隔離內(nèi)部鎖相環(huán)輸出產(chǎn)生高速的開關(guān)噪聲，VS、VS_LVPECL以及VCP必須單獨(dú)通過過孔連接到電源層，并且在每個(gè)電源腳上都要加入旁路電容，為了獲得最佳的時(shí)鐘抖動(dòng)特性，電源需要相互隔離，一個(gè)10歐姆的電阻以及一個(gè)10uF和0.01uF的旁路電容構(gòu)成了一個(gè)電源濾波電路，連接到每個(gè)電源腳上，10歐的電阻可以被磁珠所替代；

（2）ICS8430時(shí)鐘輸入接口

ICS8430可以靈活的選擇參考時(shí)鐘輸入形式，用戶可以選擇差分輸入同時(shí)也可以選擇單端時(shí)鐘作為PLL的參考時(shí)鐘輸入，輸入時(shí)鐘的頻率范圍為20M~250MHz.不論是差分時(shí)鐘還是單端時(shí)鐘都具備自偏置，容易實(shí)現(xiàn)交流耦合[7]。在本系統(tǒng)中將采用單端時(shí)鐘模式，在此種模式下的正弦波或方波形式的時(shí)鐘可以通過直流耦合或交流耦合方式輸入，在此選擇頻率20MHz的晶振作為時(shí)鐘參考源，在晶振兩端接并聯(lián)電容到地。

（3）時(shí)鐘輸出端接方法

ICS8430提供三種電平輸出形式：LVPECL、LVDS和CMOS.OUT3~OUT0是LVPECL電平的差分輸出時(shí)鐘；OUT7~OUT4是LVDS/CMOS電平的時(shí)鐘輸出，這些時(shí)鐘可以配置成差分輸出的LVDS電平或者單端的CMOS電平。

LVPECL時(shí)鐘的幅度范圍在400mV~960mV之間可設(shè)置，LVPECL輸出擁有專門的供電電源VS_LVPECL，因此和其他電源分開以避免引入噪聲，并且電源電壓可以選擇在2.5V~3.3V之間，以滿足用戶不同的需求，本系統(tǒng)選擇3.3V的電源電壓。

時(shí)鐘電路設(shè)計(jì)最終設(shè)計(jì)如圖4.12所示。