1 緩沖電壓DAC

　　集成式緩沖電壓DAC，如AD5683R或AD5686R，可以實現(xiàn)高壓擺率、高帶寬，而且功耗更低。 這一點非常重要，原因如下： 電路板溫度降低，每塊電路板可以容納更多元件數(shù)量(不會增加功耗)，功效得到提升。

　　內(nèi)部放大器的阻抗(開環(huán)阻抗，簡稱ZO)可能變大(不要與閉環(huán)阻抗Z_OUT相混淆)，對最大負(fù)載電容形成限制。 如果與運算放大器輸出相連的電容超過最大允許值，結(jié)果會影響運算放大器的穩(wěn)定性，可能導(dǎo)致放大器振鈴和振蕩。 然而，有兩種基于緩沖電壓DAC的方法有助于減少運算放大器的不穩(wěn)定性： R_SHUNT方法和外部負(fù)載網(wǎng)絡(luò)補(bǔ)償(即緩沖電路)法。

　　R_SHUNT法要求盡量減少外部元件數(shù)量。 原理很簡單——在運算放大器與負(fù)載之間放置分立式電阻，從而實現(xiàn)運算放大器的隔離。 R_SHUNT在反饋網(wǎng)絡(luò)的傳遞函數(shù)中增加一個零，結(jié)果使閉環(huán)在高頻下能保持穩(wěn)定。 選擇的這個零應(yīng)至少比增益帶寬積(GBP)低一個十倍頻程。

　　但一個問題隨之而來，因為DAC的技術(shù)規(guī)格不包括這個數(shù)字(不過，相關(guān)性不大，因為內(nèi)部運算放大器充當(dāng)?shù)氖蔷彌_器)。 在這種情況下，根據(jù)經(jīng)驗法則，應(yīng)該選擇一個盡量小的值，以減少電阻的影響，其范圍一般在5 Ω至50 Ω之間。

　　使用該方法時，負(fù)載電壓會下降，因為這種方法在物理上實現(xiàn)為一個電阻分壓器，會影響其他規(guī)格(比如，壓擺率降低，建立時間延長等)。 結(jié)果，這種方法會使DAC在負(fù)載或傳感器端的整體性能下降。

　　但提高R_SHUNT值會增加阻尼比，因而這種方法很適合驅(qū)動電機(jī)。 然而，我們不建議使用小幅度負(fù)載和低電壓軌，就如在惠斯登電橋激勵中那樣，因為幅度可能大幅下降。 減小電壓范圍，比如，使用阻抗為1 kΩ的5 V供電軌，可使降幅限制在2.5%左右(圖2)。

　　緩沖法(或RC分路法)不會減小負(fù)載電壓范圍，因而是低電壓應(yīng)用的首選方法。 這種方法背后的原理略有不同。 緩沖網(wǎng)絡(luò)會減小靠近振蕩頻率的負(fù)載阻抗，使負(fù)載的實部低于虛部，從而改變相位。 正確的元件值通過分析與負(fù)載相連的DAC的瞬態(tài)響應(yīng)，憑經(jīng)驗確定。 一般地，計算時假設(shè)，緩沖GBP低于1 MHz;此時，假設(shè)寄生電纜電容為47 nF，則Z_電纜 = 1/2π × 1e6× 47e–9 = 0.3 Ω。

　　理想電阻應(yīng)低于1 Ω。R_SNUBBER值越低，過沖就越低。 但從實際應(yīng)用來看，我們選擇R_SNUBBER = 10 Ω。緩沖器極需要比振蕩頻率高1/3，C_SNUBBER = 3/2π × 10 × 1e6 = 47 nF。

　　緩沖法和分路法對于補(bǔ)償或隔離容性負(fù)載十分有用，當(dāng)負(fù)載或傳感器需要遠(yuǎn)程激勵時，可使DAC保持穩(wěn)定。

　　上面的例子基于AD5683R DAC。 這款魯棒的器件采用超小封裝，具有2LSB積分非線性(16位)和35 mA的驅(qū)動能力，集成一個基準(zhǔn)電壓源和4 kV ESD保護(hù)機(jī)制，適用于負(fù)載或板外傳感器的激勵。