一種面向系統(tǒng)芯片的FPGA協(xié)同驗證方法

• 隨著SOC(系統(tǒng)芯片)設(shè)計任務(wù)復(fù)雜度的提高,功能驗證已成為系統(tǒng)設(shè)計中最大的瓶頸。對于百萬門級的SOC芯片,每次投片的NRE是巨大的,預(yù)計,在未來兩年,驗證在設(shè)計中所占的比重將達到50%以上。由于SOC系統(tǒng)普遍涉及實時環(huán)境下的應(yīng)用,現(xiàn)有的仿真工具不可能解決所有的功能驗證問題,有必要利用FPGA在接近實時的條件下進行軟硬件協(xié)同驗證?；诙嗥現(xiàn)PGA實現(xiàn)的驗證往往面臨系統(tǒng)分割的挑戰(zhàn)。盲目的、缺少優(yōu)化的系統(tǒng)分割,不僅很可能在綜合、分割、板上實現(xiàn)出現(xiàn)多次反復(fù),浪費大量的時間,而且也難以保證FPGA驗證結(jié)果與ASIC
• 關(guān)鍵字： 系統(tǒng)芯片F(xiàn)PGA協(xié)同驗證