EEPW首頁(yè) >>
主題列表 >>
veriloghdl簡(jiǎn)明教程簡(jiǎn)介
veriloghdl簡(jiǎn)明教程簡(jiǎn)介 文章 進(jìn)入veriloghdl簡(jiǎn)明教程簡(jiǎn)介技術(shù)社區(qū)
VHDL:中文版Verilog HDL簡(jiǎn)明教程：第1章 簡(jiǎn)介
- Verilog HDL是一種硬件描述語(yǔ)言，用于從算法級(jí)、門(mén)級(jí)到開(kāi)關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對(duì)象的復(fù)雜性可以介于簡(jiǎn)單的門(mén)和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進(jìn)行時(shí)序建模。
- 關(guān)鍵字： VerilogHDL簡(jiǎn)明教程簡(jiǎn)介
| 共1條 1/1 1 |
veriloghdl簡(jiǎn)明教程簡(jiǎn)介介紹
您好，目前還沒(méi)有人創(chuàng)建詞條veriloghdl簡(jiǎn)明教程簡(jiǎn)介!
歡迎您創(chuàng)建該詞條，闡述對(duì)veriloghdl簡(jiǎn)明教程簡(jiǎn)介的理解，并與今后在此搜索veriloghdl簡(jiǎn)明教程簡(jiǎn)介的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)veriloghdl簡(jiǎn)明教程簡(jiǎn)介的理解，并與今后在此搜索veriloghdl簡(jiǎn)明教程簡(jiǎn)介的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473