fpga ip 文章進入fpga ip技術(shù)社區(qū)

Altera正式從英特爾獨立

自Altera官方獲悉，日前，Altera在社交媒體平臺發(fā)文宣布正式從英特爾獨立，成為一間獨立的FPGA（現(xiàn)場可編程門陣列）公司，并表示很高興能以靈活性且專注力推動未來的創(chuàng)新，塑造下一個FPGA技術(shù)時代。據(jù)悉，Altera在其位于加利福尼亞州圣何塞的總部附近正式升起了印有公司名稱的旗幟，標志著其從英特爾分拆出來，成為一家獨立公司。雖仍由英特爾持股，但將專注于以更大的靈活性拓展其FPGA產(chǎn)品，同時保持與英特爾的戰(zhàn)略合作伙伴關(guān)系。據(jù)了解，2015年英特爾斥資167億美元收購Altera
關(guān)鍵字：英特爾 Altera FPGA

Microchip發(fā)布適用于醫(yī)療成像和智能機器人的PolarFire? FPGA和SoC解決方案協(xié)議棧

發(fā)布于2024年12月13日隨著物聯(lián)網(wǎng)、工業(yè)自動化和智能機器人技術(shù)的興起，以及醫(yī)療成像解決方案向智能邊緣的普及，這類在功率與散熱方面受限的應(yīng)用設(shè)計正變得前所未有地復(fù)雜。為了解決加速產(chǎn)品開發(fā)周期和簡化復(fù)雜的開發(fā)流程的關(guān)鍵挑戰(zhàn)，Microchip Technology Inc.（微芯科技公司）發(fā)布了用于智能機器人和醫(yī)療成像的PolarFire? FPGA和SoC解決方案協(xié)議棧。新發(fā)布的解決方案基于Microchip已經(jīng)可用的智能嵌入式視覺、工業(yè)邊緣和智能邊緣通信協(xié)議棧。新發(fā)布的解決方案協(xié)議棧包括用于A-ass
關(guān)鍵字： Microchip 醫(yī)療成像智能機器人 PolarFire? FPGA SoC

芯耀輝：差異化IP助力國產(chǎn)廠商解決路徑依賴

作為國產(chǎn)IC設(shè)計產(chǎn)業(yè)鏈中不可或缺的一環(huán)，國產(chǎn)IP授權(quán)廠商的不斷涌現(xiàn)能夠非常有效地提升國產(chǎn)IC設(shè)計產(chǎn)業(yè)的整體技術(shù)實力和行業(yè)競爭力。在ICCAD 2024上，5家領(lǐng)先的國產(chǎn)IP授權(quán)企業(yè)先后亮相，芯原微電子創(chuàng)始人、董事長兼總裁戴偉民，芯來科技創(chuàng)始人胡振波，銳成芯微CEO沈莉，奎芯科技聯(lián)合創(chuàng)始人唐睿以及芯耀輝副總裁何瑞靈分別帶來關(guān)于國產(chǎn)IP授權(quán)業(yè)務(wù)發(fā)展的介紹，為眾多國內(nèi)IC設(shè)計企業(yè)提供了開發(fā)高性能IC設(shè)計的技術(shù)底座。作為一家成立不到五年的IP領(lǐng)軍企業(yè)，芯耀輝專注于先進半導(dǎo)體IP研發(fā)和服務(wù)，憑借強大的自主研發(fā)能力
關(guān)鍵字：芯耀輝 IP 路徑依賴

新思科技推出業(yè)界首款連接大規(guī)模AI加速器集群的超以太網(wǎng)和UALink IP解決方案

摘要：●? ?新思科技超以太網(wǎng)IP解決方案將提供高達1.6 Tbps的帶寬，可連接多達一百萬個端點?！? ?新思科技UALink IP解決方案將提供每通道高達200 Gbps的吞吐量，連接多達 1024 個加速器。●? ?全新超以太網(wǎng)和UALink IP是基于新思科技業(yè)界領(lǐng)先的以太網(wǎng)和PCIe IP研發(fā)的，這些 IP 共同實現(xiàn)了5000多例成功的客戶流片?！? ?AMD、Astera Labs、Juniper Networks
關(guān)鍵字：新思科技大規(guī)模AI加速器集群超以太網(wǎng) UALink IP

芯原推出新一代高性能Vitality架構(gòu)GPU IP系列

芯原股份近日宣布推出全新Vitality架構(gòu)的圖形處理器（GPU）IP系列，具備高性能計算能力，廣泛適用于云游戲、AI PC、獨立顯卡和集成顯卡等應(yīng)用領(lǐng)域。芯原新一代Vitality GPU架構(gòu)顯著提升了計算性能，并支持多核擴展，以進一步提升性能。該GPU架構(gòu)集成了諸多先進功能，如一個可配置的張量計算核心（Tensor Core）AI加速器和一個32MB至64MB的三級（L3）緩存，提供強大的處理能力和出色的能效表現(xiàn)。此外，Vitality架構(gòu)可單核支持多達128路云游戲，滿足高并發(fā)和高畫質(zhì)的云端娛樂需求
關(guān)鍵字：芯原 Vitality架構(gòu) GPU IP

Microchip發(fā)布適用于醫(yī)療成像和智能機器人的PolarFire FPGA和SoC解決方案協(xié)議棧

隨著物聯(lián)網(wǎng)、工業(yè)自動化和智能機器人技術(shù)的興起，以及醫(yī)療成像解決方案向智能邊緣的普及，這類在功率與散熱方面受限的應(yīng)用設(shè)計正變得前所未有地復(fù)雜。為了解決加速產(chǎn)品開發(fā)周期和簡化復(fù)雜的開發(fā)流程的關(guān)鍵挑戰(zhàn)，Microchip Technology Inc.（微芯科技公司）近日發(fā)布了用于智能機器人和醫(yī)療成像的PolarFire? FPGA和SoC解決方案協(xié)議棧。新發(fā)布的解決方案基于Microchip已經(jīng)可用的智能嵌入式視覺、工業(yè)邊緣和智能邊緣通信協(xié)議棧。新發(fā)布的解決方案協(xié)議棧包括用于A-assisted 4K60計算
關(guān)鍵字： Microchip 醫(yī)療成像智能機器人 PolarFire FPGA

萊迪思推出全新中小型FPGA產(chǎn)品，進一步提升低功耗FPGA的領(lǐng)先地位

近日在萊迪思2024年開發(fā)者大會上，萊迪思半導(dǎo)體推出全新硬件和軟件解決方案，拓展了公司在網(wǎng)絡(luò)邊緣到云端的FPGA創(chuàng)新領(lǐng)先地位。全新發(fā)布的萊迪思Nexus? 2下一代小型FPGA平臺和基于該平臺的首個器件系列萊迪思Certus?-N2通用FPGA提供先進的互連、優(yōu)化的功耗和性能以及領(lǐng)先的安全性。萊迪思還發(fā)布了新的中端FPGA器件：Lattice Avant? 30和Avant? 50以及萊迪思設(shè)計軟件工具和應(yīng)用解決方案集合的全新版本，幫助客戶加快產(chǎn)品上市。萊迪思半導(dǎo)體首席戰(zhàn)略和營銷官Esam Elashma
關(guān)鍵字：萊迪思中小型FPGA FPGA 低功耗FPGA

IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP

無論是在出貨量巨大的消費電子市場，還是針對特定應(yīng)用的細分芯片市場，差異化芯片設(shè)計帶來的定制化需求也在芯片設(shè)計行業(yè)中不斷凸顯，同時也成為了芯片設(shè)計企業(yè)實現(xiàn)更強競爭力和更高毛利的重要模式。所以，當(dāng)您在為下一代SoC、ASIC或FPGA項目采購設(shè)計IP，或者尋求更適合的驗證解決方案（VIP），以便更快更好地完成您的芯片設(shè)計項目的時候，SmartDV都可以快速且可靠地在其多元化的產(chǎn)品組合之上進行IP定制，以滿足您期待的差異化設(shè)計需求。當(dāng)大型IP供應(yīng)商將其客戶鎖定在使用商品化的通用內(nèi)核時，SmartDV就已經(jīng)提供了
關(guān)鍵字： IP Your Way SmartDV 定制IP

將軟核 RISC-V 添加到 FPGA 提升可編程性

通過將軟核 RISC-V 處理器集成到現(xiàn)場可編程門陣列 (FPGA) 中，可以顯著增強其可編程性。Bluespec 的產(chǎn)品與業(yè)務(wù)發(fā)展副總裁 Loren Hobbs 分享了如何實現(xiàn)這一目標及其潛在優(yōu)勢。為何選擇軟核 RISC-V 處理器？軟核 RISC-V 處理器在 FPGA 中有諸多優(yōu)勢，主要包括：硬件資源的靈活管理它可作為硬件資源的“指揮官”，在需要多個硬件加速器的復(fù)雜任務(wù)中協(xié)同管理硬件，使其高效運行。軟件升級成本低與硬件更新相比，軟件更新的成本顯著降低，并且驗證過程更簡便。某些復(fù)雜的功能，比如有限狀態(tài)
關(guān)鍵字： FPGA

做了個無線的FPGA調(diào)試器！支持Vivado！

做了一個AMD/Xilinx FPGA無線調(diào)試器可以使用Vivado無線調(diào)試FPGA！網(wǎng)友表示：具有智能配網(wǎng)功能，oled屏幕顯示連接狀態(tài)、IP地址等信息……主要參數(shù)基于ESP32-C3設(shè)計，軟件兼容ESP32全系具備智能配網(wǎng)功能，連接路由器無需修改代碼支持Vivado調(diào)試、下載FPGA，無需額外插件具備電平轉(zhuǎn)換設(shè)計，兼容低壓IO FPGA硬件設(shè)計思路原理圖PCB圖主控：ESP32因為好用便宜，且能連上WIFI，配合Arduino能大大降低軟件開發(fā)難度。LDO不再使用典中典1117因為現(xiàn)在有更好用的長晶C
關(guān)鍵字： FPGA 調(diào)試器 vivado

SGMII及其應(yīng)用

SGMII是什么？串行千兆媒體獨立接口（SGMII）是連接千兆以太網(wǎng)（GbE）MAC（媒體訪問控制）和PHY（物理層）芯片的標準，常用于需要高速數(shù)據(jù)傳輸?shù)木W(wǎng)絡(luò)應(yīng)用中，如以太網(wǎng)交換機、路由器和其他網(wǎng)絡(luò)設(shè)備。與提供MAC和PHY之間簡單互連的并行GMII（千兆媒體獨立接口）不同，SGMII使用串行接口進行數(shù)據(jù)傳輸。它有助于將MAC和PHY之間通信所需的引腳數(shù)量減少一半以下，從而使其適用于高密度設(shè)計。SGMII還支持自動協(xié)商，允許設(shè)備自動配置和同步設(shè)置（如100 Mb/s與1Gb/s以太網(wǎng)），從而優(yōu)化通信。SG
關(guān)鍵字： SGMII FPGA 萊迪思

年度爆火的國產(chǎn) FPGA 芯片

PGA 市場仍由美國三大巨頭 Xilinx（被 AMD 收購）、Altera（被 Intel 收購）、Lattice 主導(dǎo)，占據(jù)八成以上的份額。然而近日，一則國際 FPGA 大廠即將漲價的消息在行業(yè)內(nèi)掀起波瀾。FPGA，漲價近日，Altera 宣布為應(yīng)對市場壓力和運營成本上漲，將對部分 FPGA 產(chǎn)品系列價格進行調(diào)整，新價格將于 2024 年 11 月 24 日生效。此次調(diào)整旨在確保 Altera 能夠持續(xù)提供可靠的產(chǎn)品供應(yīng)，并保持其強大的 FPGA 解決方案組合，以支持客戶需求。調(diào)價產(chǎn)品系列包括：Cyc
關(guān)鍵字： FPGA

從5個方面了解FPGA SoM 為啥這么受寵！

隨著數(shù)據(jù)中心、高性能計算機、醫(yī)學(xué)成像、精確布局線跡、專用 PCB 材料、外形限制以及熱管理等應(yīng)用的擴展，對 FPGA 的需求也在不斷上升。以前，硬件設(shè)計人員會選擇“芯片向下”架構(gòu)，為應(yīng)用選擇特定硅器件并開發(fā)完全定制的電路板。雖然這種方法可實現(xiàn)高度優(yōu)化的實施，但需要大量的開發(fā)時間和成本才能達到生產(chǎn)就緒狀態(tài)。為了節(jié)約時間和費用，設(shè)計團隊現(xiàn)在正在考慮更加集成的解決方案，例如多芯片模塊 (MCM)、系統(tǒng)級封裝 (SiP)、單板機 (SBC) 或系統(tǒng)級模塊 (SoM) 。FPGA SoM 市場
關(guān)鍵字： Digikey FPGA Som

長生命周期保障創(chuàng)新，米爾FPGA SoM產(chǎn)品的優(yōu)勢

文末有福利米爾電子作為行業(yè)領(lǐng)先的解決方案供應(yīng)商，致力于打造高可靠性、長生命周期的FPGA SoM（System on Module）產(chǎn)品，滿足工業(yè)、汽車、醫(yī)療，電力等嚴苛應(yīng)用領(lǐng)域的需求。米爾設(shè)計開發(fā)硬件平臺，接口驅(qū)動等底層軟件作為中間件，客戶僅需關(guān)注自身業(yè)務(wù)與行業(yè)應(yīng)用層軟件開發(fā)，極大減少設(shè)計難度，加快了上市周期。支持開發(fā)板樣件，POC，量產(chǎn)定制，靈活滿足客戶不同階段需求。1.產(chǎn)品升級與性能提升米爾從2012年成為AMD (Xilinx) 官方全球合作伙伴起，十幾年一直扎根FPGA SoM產(chǎn)品及解決方案，產(chǎn)
關(guān)鍵字：米爾 FPGA SoM AMD

實際案例說明用基于FPGA的原型來測試、驗證和確認IP——如何做到魚與熊掌兼得？

本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細講述了在FPGA上使用硅知識產(chǎn)權(quán)（IP）內(nèi)核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。全文從介紹使用IP核這種預(yù)先定制功能電路的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細分享了利用ASIC IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。同時還提供了實際案例來對這些話題進行詳細分析。這八個主題包括：一款原型和最終ASIC實現(xiàn)之間的要求有何不同
關(guān)鍵字： 202411 FPGA FPGA原型確認IP ASIC SmartDV