pci-express 文章進(jìn)入pci-express技術(shù)社區(qū)

基于Virtex5的PCI-Express總線接口設(shè)計(jì)

PCI Express技術(shù)已成為PC桌面電腦和圖形設(shè)備的標(biāo)準(zhǔn)互聯(lián)總線，占據(jù)著主要市場(chǎng)。它作為第三代I／O總線互聯(lián)技術(shù)開始取代PCI，PCI―X技術(shù)，成為最主要的高速互聯(lián)技術(shù)，其已應(yīng)用在服務(wù)器、移動(dòng)設(shè)備、工作站、網(wǎng)絡(luò)設(shè)備、通信設(shè)備、工業(yè)控制設(shè)備、圖形設(shè)備等領(lǐng)域。通過(guò)分析PCI Express協(xié)議原理和Virtex5 Lxt PCIE Endpoint block硬核模塊結(jié)構(gòu)功能，設(shè)計(jì)基于Virtex5 lx50t硬件板卡，實(shí)現(xiàn)了PCI Express的數(shù)據(jù)傳輸。
關(guān)鍵字： PCI-Express Virtex5 總線接口設(shè)計(jì)

具有PCI和并行接口的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高精度數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式，使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。最后采用QuartusII開發(fā)軟件對(duì)FPGA進(jìn)行開發(fā)設(shè)計(jì)并通過(guò)VB程序編寫了應(yīng)用于PC端的上層控制軟件。
關(guān)鍵字： PCI 并行接口數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

嵌入式系統(tǒng)的PCI Express時(shí)鐘分配

嵌入式系統(tǒng)的PCI Express時(shí)鐘分配, PCI Express （PCIe）是嵌入式和其它系統(tǒng)類型的背板間通信的一個(gè)非常理想的協(xié)議。然而，在嵌入式環(huán)境中，背板連接器引腳通常很昂貴。因此，采用點(diǎn)對(duì)點(diǎn)連接的星型結(jié)構(gòu)的PCIe時(shí)鐘分配方案就變得并不理想。本文將討論如
關(guān)鍵字：時(shí)鐘分配 Express PCI 系統(tǒng) 嵌入式

基于LabVIEW與PCI-1712L的變壓器測(cè)試系

關(guān)鍵字： LabVIEW 變壓器 PCI-1712L

三十二通道掃描PCI數(shù)據(jù)采集模塊設(shè)計(jì)

關(guān)鍵字：數(shù)據(jù)采集 PCI

8通道并行數(shù)據(jù)采集PCI模塊的設(shè)計(jì)

關(guān)鍵字：數(shù)據(jù)采集 PCI

一種基于CPLD的單片機(jī)與PCI接口設(shè)計(jì)解決方案

0 引言　　8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛,然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線,8位數(shù)據(jù)端口,而PCI總線2.0規(guī)范中,除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外,還有FRAME、IRDY、TRDY等
關(guān)鍵字：設(shè)計(jì) 解決方案接口 PCI CPLD 單片機(jī) 基于

采用中檔FPGA設(shè)計(jì)面向PCI Express系統(tǒng)的解決方案

本文將探討PCI標(biāo)準(zhǔn)的局限性，以及下一代PCI Express是如何以節(jié)約成本的方式得以實(shí)現(xiàn)的。
關(guān)鍵字： Express FPGA PCI 系統(tǒng)

LSI發(fā)布面向PCI Express 3.0服務(wù)器平臺(tái)的 SAS RoC芯片

　　LSI 公司日前宣布向 OEM 客戶提供 LSISAS2208 雙核 6Gb/s SAS 片上 RAID (RoC) IC 樣片。高性能 LSI™ SAS RoC 旨在支持 PCI-SIG® 目前正在開發(fā)且即將推出的 PCI Express® 3.0 規(guī)范，并提供多種不同 I/O 性能級(jí)別，以滿足新一代基于 PCI Express 3.0 的服務(wù)器平臺(tái)以及基于閃存的固態(tài)硬盤 (SSD) 存儲(chǔ)系統(tǒng)的需求。　　PCI Express 3.0 規(guī)范草案將把 PCI Expr
關(guān)鍵字： LSI RAID PCI-SIG LSISAS2208

基于PCI總線的數(shù)據(jù)采集卡設(shè)計(jì)

0 引言
隨著計(jì)算機(jī)軟硬件技術(shù)和控制、測(cè)量技術(shù)的不斷發(fā)展，許多工程技術(shù)人員都將PC機(jī)作為控制、測(cè)量開發(fā)的首選平臺(tái)。而PCI(Peripheral Component Interconnect，即外圍部件互連)總線作為一種高性能、通用的局
關(guān)鍵字： PCI 總線數(shù)據(jù)采集卡

基于PCI Express接口的數(shù)據(jù) 采集存儲(chǔ)系統(tǒng)設(shè)計(jì)

0 引言
數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)是信號(hào)與信息處理系統(tǒng)的重要組成部分。隨著雷達(dá)對(duì)抗技術(shù)和軟件無(wú)線電技術(shù)的發(fā)展，很多應(yīng)用都需要對(duì)數(shù)據(jù)進(jìn)行高速采集和大容量實(shí)時(shí)存儲(chǔ)，而目前市場(chǎng)上同時(shí)具備上述兩種功能的采集系統(tǒng)
關(guān)鍵字： Express PCI 接口采集

PCI-Express非透明橋在智能系統(tǒng)中的應(yīng)用設(shè)計(jì)

0 引言
在系統(tǒng)設(shè)計(jì)中，設(shè)計(jì)師們面臨的重要挑戰(zhàn)是既要支持高可靠性(HA，High Availability)，又要使系統(tǒng)盡可能簡(jiǎn)單、有效。而PCI Express、基于PCI Express的高級(jí)交換架構(gòu)(Advanced SwitchingArchitecture)、基
關(guān)鍵字：應(yīng)用設(shè)計(jì) 系統(tǒng) 智能透明 PCI-Express

基于FPGA的PCI總線接口硬件調(diào)試策略

0 引言
在FPGA的設(shè)計(jì)流程中，完成設(shè)計(jì)輸入以及成功綜合、布局布線，只能說(shuō)明設(shè)計(jì)符合一定的語(yǔ)法規(guī)范，而并不能保證其滿足設(shè)計(jì)人員對(duì)功能的要求，因而需要通過(guò)仿真對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。仿真驗(yàn)證的目的是為了發(fā)現(xiàn)設(shè)
關(guān)鍵字： FPGA PCI 總線接口硬件調(diào)試

基于EP2SGX系列FPGA的PCI接口設(shè)計(jì)

0 引言
在現(xiàn)代雷達(dá)數(shù)據(jù)處理系統(tǒng)和其他應(yīng)用系統(tǒng)中，傳統(tǒng)的ISA、EISA等總線已逐漸無(wú)法適應(yīng)高速數(shù)據(jù)傳輸?shù)囊?。而PCI局部總線以其高性能、低成本、使用方便和適應(yīng)性等優(yōu)點(diǎn)成為大多數(shù)系統(tǒng)的主流總線。其中常用的
關(guān)鍵字： EP2SGX FPGA PCI 接口設(shè)計(jì)

基于PEX8111的CompactPCI Express 混合橋接板設(shè)計(jì)

介紹基于CompactPCI Express總線的工業(yè)控制計(jì)算機(jī)系統(tǒng)中混合橋接板的設(shè)計(jì)和實(shí)現(xiàn)。該板采用PLX公司的PEX8111芯片實(shí)現(xiàn)PCI Express接口，依據(jù)規(guī)范提出了PCI中HOST端口的詳細(xì)設(shè)計(jì)方法，重點(diǎn)介紹采用電路仿真工具進(jìn)行輔助設(shè)計(jì)的過(guò)程，通過(guò)仿真保證了高速串行電路的信號(hào)完整性。該模塊已經(jīng)投入使用，模塊在應(yīng)用過(guò)程中性能穩(wěn)定。
關(guān)鍵字：橋接設(shè)計(jì) 混合 Express PEX8111 CompactPCI 基于

共428條 18/29 |‹ « 16 17 18 19 20 21 22 23 24 25 » ›|

pci-express介紹

　　PCIE 　　繼PCI （個(gè)人計(jì)算機(jī)擴(kuò)展總線接口規(guī)范）之后的規(guī)范。PCI 屬于并行傳輸方式，即使用多條信號(hào)線同時(shí)并行傳輸多位數(shù)據(jù)，但 PCI Express 采用的是每次 1 位的串行傳輸方式，其最高數(shù)據(jù)傳輸速度為 8Gbit / s ，最大電纜長(zhǎng)度 3m 。開發(fā)階段的代號(hào)是 3GIO 。　　PCI Express總線的起源和現(xiàn)狀　　2001年春季的IDF上Intel正式公布PCI [ 查看詳細(xì) ]