国产亚洲精品AA片在线观看,丰满熟妇HD,亚洲成色www成人网站妖精,丁香五月天婷婷五月天男人天堂

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> smic-asic

合理選擇SoC架構

  • 找到價格、性能和功耗的最佳結合點實際上就確保贏得了SoC設計，但說起來容易做起來難。在實際可用的雙芯核架構、可編程加速器和數(shù)百萬門FPGA出現(xiàn)以前，一種80:20法則用起來很奏效：如果計算負荷的80%為數(shù)據(jù)處理，那么選擇RISC架構，在RISC中實施信號處理。而當今面臨太多的架構選擇，差別甚微，用單一處理器架構來解決優(yōu)化問題已不可能。一種較為成功的方法是通過將計算資源與特性集匹配來實現(xiàn)。將一種復雜系統(tǒng)映射到硅中，在相當程度上依賴于設計是在現(xiàn)有SoC上實現(xiàn)還是從頭做起。對于前一種情況，系統(tǒng)設計師應從了解四個
  • 關鍵字： TI  SoC  ASIC  

可配置系統(tǒng)級驗證環(huán)境加速SoC開發(fā)

  • 利用嵌入式硅IP可以縮短SoC設計所需的開發(fā)時間，這已成為眾所公認的事實。但要從完工后的整個系統(tǒng)角度出發(fā)，整合及驗證來自多家廠商的元件，需要相當?shù)臅r間和努力，然而它們卻常被忽略。這會對嵌入式軟件開發(fā)人員造成額外負擔，因為他們需要SoC的外圍和接口以及處理器的精確模型，才能在設計投片之前，針對正在開發(fā)的SoC，迅速完成應用固件的測試及除錯。如果SoC平臺以可配置處理器和外圍IP為基礎，這些IP又來自多家供貨商，這種情形就更加重要，因為設計人員必須確認在特定配置下，每個元件的功能不會影響到其它元件的工作。除此
  • 關鍵字： ARC  SoC  ASIC  

雙層AMBA總線設計及其在SoC芯片設計中的應用

  • 摘    要：AMBA總線是目前主流的片上總線。本文給出的雙層AMBA總線設計能極大地提高總線帶寬，并使系統(tǒng)架構更為靈活。文章詳細介紹了此設計的實現(xiàn)，并從兩個方面對兩種總線方式進行了比較。關鍵詞：雙層AMBA總線;總線帶寬;SoC 引言一般說來，SoC芯片是由片上芯核、用戶設計的IP核以及將這兩者集成在一起的總線組成的。片上芯核決定了使用何種片上總線以及芯片的體系結構。ARM系列嵌入式微處理器憑借其高性能、低功耗的特點占據(jù)了市場的主要份額，ARM7TDMI因其相對低廉的價格
  • 關鍵字： SoC  雙層AMBA總線  總線帶寬  SoC  ASIC  

Cypress推出小體積高集成度PSoCTM器件

  • 賽普拉斯半導體公司的子公司——賽普拉斯微系統(tǒng)公司 (Cypress MicroSystems) 近日宣布：其體積最小、集成度最高的可編程系統(tǒng)級芯片 (PSoCTM) 混合信號陣列已進入批量生產銷售階段。除了4個可配置模擬部件和4個可配置數(shù)字部件之外，CY8C21x34器件還提供了用于程序存儲器的8K字節(jié)快閃存儲器和用于數(shù)據(jù)存儲的512字節(jié)SRAM，從而使其成為對成本敏感的消費類和工業(yè)控制應用（比如觸摸感應控制屏、安全傳感器和控制、智能型溫度、壓力和流量傳感器、大型傳感器陣列、風扇控制器和電池充電器等）的理
  • 關鍵字： Cypress  SoC  ASIC  

開放核協(xié)議—IP核在SoC設計中的接口技術

  • 摘    要：本文介紹了IP核的概念及其在SoC設計中的應用，討論了為提高IP核的復用能力而采用的IP核與系統(tǒng)的接口技術。 關鍵詞：SoC；IP核；OCP引言隨著半導體技術的發(fā)展,深亞微米工藝加工技術允許開發(fā)上百萬門級的單芯片，已能夠將系統(tǒng)級設計集成到單個芯片中即實現(xiàn)片上系統(tǒng)SoC。IP核的復用是SoC設計的關鍵，但困難在于缺乏IP核與系統(tǒng)的接口標準，因此，開發(fā)統(tǒng)一的IP核接口標準對提高IP核的復用意義重大。本文簡單介紹IP核概念，然后從接口標準的角度討論在SoC設計中提高I
  • 關鍵字： IP核  OCP  SoC  SoC  ASIC  

Cadence混合信號SoC設計技術在ICSICT 2004獲得好評

  • 中國每三年舉辦一次的固態(tài)和集成電路技術國際會議(International Conference on Solid-State and Integrated-Circuit Technology，ICSICT)是目前在中國召開的集成電路和微電子技術領域最高級別和最大的國際會議。它提供了一個展示固態(tài)和集成電路領域最新發(fā)展的國際交流平臺，為提高中國集成電路技術的學術水平和推動中國集成電路產業(yè)的發(fā)展起到了十分積極的作用。固態(tài)器件、集成電路、工藝技術、先進材料和其它相關的所有研究領域都屬于會議的討論范圍。&nbs
  • 關鍵字： Cadence  SoC  ASIC  

QuickLogic可編程SOC系列瞄準數(shù)字媒體應用

  • 嵌入式標準產品（ESPs）的先驅企業(yè)QuickLogic公司（Nasdaq股票代碼: QUIK）于今天日發(fā)布了QL92xxx 系列可編程片上系統(tǒng)器件（ProgrammableSOC）的。該系列產品系列以廣受歡迎的以QuickMIPS 產品系列中的的QL902M為 為基礎并，內置了了專為用于嵌入式數(shù)字媒體應用的器件而設計的附加預編程模塊。該系列的首款產品為QL92010，其中內置了了一個IDE控制器。秉承QuickLogic一貫專注努力于提供有線/無線IP網(wǎng)絡數(shù)字媒體傳輸和處理的芯片解決方案的傳統(tǒng)，Quic
  • 關鍵字： QuickLogic  SoC  ASIC  

SoC中的電源設計、分析與驗證

  • 2004年6月A版 摘  要：本文分析了深亞微米下超大規(guī)模SoC的電源設計中存在的問題，給出了業(yè)界適用的設計、驗證方法，并以工程設計為例，給出層次性SoC設計中電源設計、驗證的適用流程。 關鍵詞：系統(tǒng)芯片；電源電壓降；地電壓反彈；電源網(wǎng)格 引言 　　SoC(系統(tǒng)芯片)是現(xiàn)代微電子技術向前發(fā)展的必然趨勢。與工藝技術逐步先進的變化相適應，SoC芯片上的內核邏輯的供電電壓也逐步降低。供電電源電壓減小的一個顯著好處是使整個芯片的功耗降低，然而它同時也帶來了芯片噪聲容限降低的負面影響。芯片供電電源
  • 關鍵字： SoC  SoC  ASIC  

FPSLIC簡化SoC設計

  • 電子設計應用2004年第9期 門陣列的好處在于它不僅可以減小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整個系統(tǒng)成本。但由于門陣列的設計工具價格太高， 流片費用(NRE)的負擔太重，風險高，設計周期太長， 所以不能被一般公司所采用。Xilinx開發(fā)出的第一批基于SRAM的FPGA， 由于其軟件價格很低，沒有流片費用，所以它比門陣列更容易普及而被工程師所采用。如今芯片產業(yè)已經(jīng)可以把數(shù)百萬門的邏輯放入一個芯片里，使其達到可以把整個系統(tǒng)濃縮到單個芯片的程度，這不僅代表把邏輯和ASIC 放入單一芯片，它
  • 關鍵字： FPSLIC  SoC  ASIC  

賽普拉斯宣布已開始生產一款新型可編程系統(tǒng)級芯片（PSoCTM）混合信號陣列

  • 賽普拉斯半導體公司 (NYSE：CY) 的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布已開始生產一款新型可編程系統(tǒng)級芯片（PSoCTM）混合信號陣列。這種具有擴展數(shù)字集成功能的新型器件拓展了廣受歡迎的PSoC架構的適用范圍，以滿足消費類、工業(yè)、辦公自動化、電信和汽車應用中更大規(guī)模、更復雜的嵌入式控制功能的需要。賽普拉斯微系統(tǒng)公司的市場副總裁John McDonald說：“我們注意到客戶需要更多的數(shù)字功能，以提高外圍部件的集成度。我們的新款PSoC器件使得可用于實現(xiàn)片上
  • 關鍵字： 賽普拉斯  SoC  ASIC  

Mentor Graphics公司與華為公司共建SoC軟硬件協(xié)同驗證環(huán)境

  • 日前，Mentor和華為共同宣布共同建立SOC軟硬件協(xié)同驗證環(huán)境。旨在加強SoC驗證方面雙方的全面合作。事先，華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗證方案成功建立了ARM-based SoC驗證環(huán)境。利用Seamless協(xié)同驗證環(huán)境，華為已經(jīng)成功調試，并解決了多款基于ARM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問題。華為早在上個世紀90年代就認識到SoC的功能驗證比傳統(tǒng)的ASIC的功能驗證更具有挑戰(zhàn)性，需要付出更多的仿真努力，同時產品的開發(fā)周期也更
  • 關鍵字： Mentor  Graphics  SoC  ASIC  

北京集成電路設計園選用Cadence SoC Encounter設計平臺

  • 美國Cadence設計系統(tǒng)公司公司（紐約證券交易所代碼：CDN）董事會主席Ray Bingham先生一行，到北京集成電路設計園訪問, 設計園公司總經(jīng)理郝偉亞先生詳細介紹了設計園以及北京集成電路設計產業(yè)發(fā)展情況。Ray Bingham先生表示，Cadence長期致力于中國電子產業(yè)的發(fā)展，支持北京集成電路產業(yè)的發(fā)展，對于作為中國7個國家IC設計基地之一的北京集成電路設計園，擴展其數(shù)字設計平臺，選用Cadence SoC Encounter為實現(xiàn)很復雜、高性能的芯片提供經(jīng)過驗證的設計工具，應對納米技術挑戰(zhàn)，感
  • 關鍵字： Cadence  SoC  ASIC  

高速SoC單片機C8051F

  • 美國Cygnal公司專門從事混合信號系統(tǒng)芯片(SoC)單片機的設計與制造。公司更新了原51單片機結構，設計了具有自主產權的CIP-51內核，運行速度高達每秒25MIPS?，F(xiàn)已設計并為市場提供了29個品種的C8051F系列SoC單片機，預計今年年內還將完成20多個新的SoC單片機的設計。 C8051F系列是集成的混合信號系統(tǒng)芯片SoC單片機，具有與MCS-51內核及指令集完全兼容的微控制器，除了具有標準8051的數(shù)字外設部件之外，片內還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其它數(shù)字外設及功能部件(參見圖
  • 關鍵字： SoC  ASIC  

SoC處理器的定標原則

  • 半導體器件定標(scaling)在量上的不斷進展蘊育著系統(tǒng)級芯片(SoC)器件在設計和結構上質的深刻變化。IC器件定標可以加強功率效率、增加帶寬和顯著改進功能集成性，而要挖掘出硅的全部性能潛力，還須在設計復雜性管理和改進設計可重用性方面做同樣的努力。代表ITRS對半導體定標的一致觀點的一個簡易技術模型示出了芯片設計上一系列重大變化。較高層次的可編程性可以緩解經(jīng)濟上的壓力。專用處理器性能的不斷提高和器件的自動生成將使處理器芯核在SoC結構體系中發(fā)揮重大作用，諸如從高性能控制到以前只能由硬連接邏輯才可以實現(xiàn)的
  • 關鍵字： SoC  SoC  ASIC  

Cypress微系統(tǒng)公司推出用于PSoCTM混合信號陣列的集成開發(fā)環(huán)境

  • 賽普拉斯半導體(Cypress Semiconductor)公司的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布推出用于其可編程系統(tǒng)級芯片（PSOCTM）混合信號陣列的PSoC Designer 4.0集成開發(fā)環(huán)境（IDE）。PSoC Designer 4.0是一個完整的圖形成套工具，它通過提供“點擊”系統(tǒng)設計能力而為用戶利用PSoC的功能和靈活性給予了幫助。PSoC Designer 4.0提供了設備和應用程序編輯器以及一個簡單圖形用戶接口（GUI）下的編譯器、調試器
  • 關鍵字： 賽普拉斯  SoC  ASIC  
共535條 35/36 |‹ « 27 28 29 30 31 32 33 34 35 36 »
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473