摘要：文中介紹了一種用于雷達信號模擬器的P波段小步進頻率合成器的研制，該頻率源主要功能是模擬產生寬頻帶、多體制、高密度和動態(tài)可控的雷達信號環(huán)境。
關鍵詞：頻率源；調相：開環(huán)

為了適應現代電子戰(zhàn)的要求，就需要產生一個與現代戰(zhàn)場實際環(huán)境相類似的寬頻帶、多體制、高密度和動態(tài)可控的雷達信號環(huán)境，從而模擬現代戰(zhàn)中的復雜電磁環(huán)境。該雷達信號環(huán)境模擬器頻率合成器可以提供一個復雜、真實的雷達信號。并與其他電子系統配合可以形成綜合電磁威脅環(huán)境。

1 P波段小步進頻率合成器的設計
1．1 主要功能及技術指標
(1)主要功能
◇具有正常工作模式和直接VCO模式。
模擬器設有功能切換，能夠使模擬器從正常的閉環(huán)狀態(tài)切換到直接VCO狀態(tài)下，使模擬器處于開環(huán)工作條件下的工作模式，在此工作模式下，模擬器能夠使頻率捷變時間大大縮短，小于2μs，并保持頻率分辨率為0．5MHz。
◇具有頻率捷變功能，頻率轉換時間非常短，在10μs左右。
通過外加頻率控制字，能夠使信號在兩頻率點來回跳變，頻率轉換時間在閉環(huán)狀態(tài)下為10μs左右，在開環(huán)狀態(tài)下，時間小于2μs。
◇能實現正弦波和三角波調頻，調頻范圍從100Hz到1MHz。
在閉環(huán)工作狀態(tài)下，正弦波時，調制信號的頻率范圍為0．1～1MHz，調頻帶寬大于100MHz；三角波調頻時，調制信號的頻率范圍為200～500Hz，調頻帶寬大干100MHz。
◇能實現BPSK、QPSK數字相位調制。
在閉環(huán)工作狀態(tài)下模擬器具有BPSK、QPSK數字相位調制功能，調制信號的碼速范圍為100Hz～10MHz，調相精度達到±1°。
◇頻率分辨率為0．5MHz。
◇設有工作狀態(tài)和故障顯示。
在外接的信號控制接口提供有一輸出信號指示，在正常工作狀態(tài)下為低電平，當處于開環(huán)狀態(tài)或失鎖狀態(tài)時，信號變?yōu)楦唠娖?，用于提供工作狀態(tài)和故障指示。
(2)主要技術指標
本系統的主要技術指標如下：
◇頻率范圍：0．5～1GHz
◇頻率轉換時間：
正常工作模式下：≤10μs
直接VCO模式下：≤2μs
通過對VCO預置電壓使鎖相電壓更快的進入鎖相環(huán)的快捕帶，從而縮短跳頻時間。
◇置頻步長(或頻率分辨率)：
正常工作模式下：≤0．5MHz
直接VCO模式下：≤1％的波段中心頻率
◇頻率穩(wěn)定度：
正常工作模式下，優(yōu)于1×10-7／日直接VCO模式下，優(yōu)于1×10-5／日
◇相為噪聲：≤-80dBc／Hz@10kHz
◇諧波電平抑制：優(yōu)于-30dBc
◇輸出功率≥10dBm
◇調頻功能，具備三角波、正弦波調頻，
正弦波調頻：調制頻率范同：0．1～1MHz
調頻帶寬>100MHz
三角波調頻：調制頻率范圍：200～500Hz調頻帶寬>100MHz
1．2 工程方案設計
由于雷達信號環(huán)境模擬器頻率綜合器的技術指標要求很高，為達到低相噪、低雜散、高的頻率分辨率、短的頻率轉換時間的目標，在方案設計中采用由PE3336組成粗步進的主鎖相環(huán)結合小步進的DDS的全數字化頻率合成方案，實現了頻率的捷變。中、大規(guī)模集成電路的應用使設備量大大減少，同時可靠性卻大大提高，體積也非常靈巧。為實現調頻功能，PE3336的主鎖相環(huán)的環(huán)路帶寬設計成可控的兩種環(huán)路帶寬；為提高頻率轉換時間，還采取了對VCO先進行預制的措施，使VCO振蕩在所需信號的頻率附近，對VCO的預制采用數字的方式，并在VCO的控制電壓輸入前設置了開關以使環(huán)路能工作在開環(huán)狀態(tài)，使整個頻率綜合器工作在直接VCO模式下；整個系統采用一個外部100MHz的參考時鐘，系統中所需的其它時鐘都由它來產生，外部的參考時鐘采用具有恒溫裝置的高精度晶體振蕩器，保證了整個系統的置頻精度和頻率穩(wěn)定度。
在本頻率綜合器中我們采用最新技術的頻率合成方法。其中DDS的時鐘頻率由以前的50MHz提高到現在的1GHz，跳頻時間小到幾毫秒量級，頻率分辨率小于0．1Hz。
在倍頻電路、分頻電路、混頻電路、放大電路及濾波電路中采用先進成熟的設計方法及思路，并輔助于最新的電路設計軟件一使產品達到低雜散、低相噪、低功耗、高穩(wěn)定。
系統原理圖如圖1所示。

2 功能模塊設計
2．1 DDS模塊設計
在系統中，為實現0．5MHz的頻率分辨率，采用了DDS技術，PE3336的主環(huán)的工作頻率步進為10MHz，DDS部分的頻率步進為0．5MHz，二者結合，實現了寬的頻段覆蓋和高的頻率分辨率。在系統中采用DDS產生180～190MHz的信號，頻率步進為0．5MHz。DDS的基本原理是通過信號的相位函數來產生信號，本身一個正弦信號可以表示成
S(t)=cos(2πft+θ0) (1)
其相位函數：
θ(t)=2πft+θ0
顯然θ(t)是關于時間t的線性函數，并可得到頻率表達式：

△θ為相位增量，TC為固定時間間隔，則以固定時間間隔TC相位增量△θ產生的正弦信號為

改變相位增量，通過相位的累加，就可以產生出所需頻率的信號，具體的方案是將相位量化并存儲起來。如采用N位字長的寄存器來存儲，即是[0，2π]的相位TC間進行N位字長的線性量化，也即在數字i和正弦相位θ(i)之間建立如下的一一映射關系：

如在系統中采用1000MHz的時鐘，需產生的最小正弦信號的頻率為0．5MHz，因此，需11位字長的量化就夠了。完成了相位量化，再建立起數字相位到數字正弦幅度的映射，然后將數字幅度變成模擬波彤，就能直接輸出正弦信號了。
2．2 鎖相模塊設計
這部分是整個頻率綜合器的核心，它以10MHz為頻率步進產生我們所需的射頻信號，并在環(huán)路內實現了調頻，頻率捷變直接VCO等功能。
QPE3336集成了VCO分頻，參考分頻和鑒相等功能，它的VCO輸入信號頻率的典型值可達3GHz，它具有高的鑒相增益，Kφ=0．403V／Rad，低的相噪基底，可達-150dBc／Hz@20kHz，寬的動態(tài)范圍等特點。它的控制接口采用16位并行總線，均為TTL／CMOS電平，并設有失鎖指示，44腳PLCC封裝，體積小，是理想的數字鎖相環(huán)芯片。
PE3336的控制接口包括了4位參考分頻值輸入R0～R3，12位VCO分頻值輸入，其中M0～M3，為分頻值個位輸入，A0～A6，為分頻值十位輸入，PREEN是控制VCO的分頻值是否超過128。
PE3336用于PLL頻率綜合器的系統框圖如圖2所示。

用PE3336芯片組成的頻率合成器還應包括低通濾波器、壓控振蕩器等。如圖(2)所示，簡單介紹如下：
(1)低通濾波器
低通濾波器采用有源濾波器，為防止鑒相泄漏，加上了預濾波器，如圖3所示。

根據PLL理論可知，R1、R2、C、Cc與環(huán)路帶寬ωn，環(huán)路阻尼因子號，VCO的壓控靈敏度KVCO，鑒相增益Kφ，及分頻比N的關系有：

環(huán)路帶寬ωn的選取要綜合考慮環(huán)路的相位噪聲，頻率轉換時間和運算放大器的工作帶寬。在此，我們ωn=300kHz，阻尼因子號取在1～2之間，取定這些參數則有源濾波器的元件參數就可以確定了。
(2)調頻工作原理
在PE3336主鎖相環(huán)內進行調頻的工作原理如圖4所示。頻率調制是由調制信號電壓UΩ加在壓控振蕩器的控制端，利用載波跟蹤環(huán)而實現的。

由鎖相環(huán)理論可以知道，為實現線性調頻必須使環(huán)路等效低通濾波器帶寬小于最低調制頻率Ωmin，在本系統中調制信號最低頻率為200Hz，因此需將原300KHz的環(huán)路帶寬降到100Hz以下。故采用了一個選擇開關，當不調頻時環(huán)路帶寬為300kHz，當選擇調頻時環(huán)路帶寬變?yōu)?00Hz。

3 實驗結果
通過對頻率源的測試得出如下結論：
頻率范圍：0．5～1GHz
頻率轉換時間：
正常工作模式下：6～10μs
直接VCO模式下：≤2μs
置頻步長(或頻率分辨率)：
正常工作模式下：在頻率范圍內大步進為10MHz～500MHz，
小步進為0．5MHz。
直接VCO模式下：≤1％的波段中心頻率
頻率穩(wěn)定度：
正常工作模式下，優(yōu)于1×10-7／日
直接VCO模式下，優(yōu)于1×10-5／日
相位噪聲： -85dBc／Hz@10KHz～-80dBc／Hz@10kHz
諧波電平抑制：優(yōu)于-25dBc～30dBc輸出功率：10～11dBm
調頻功能：具備三角波、正弦波調頻，
正弦波調頻：調制頻率范圍：0．1～1MHz調頻帶寬>100MHz
三角波調頻：調制頻率范圍：200～500Hz調頻帶寬>100MHz
通過具體測量得出試驗數據能滿足設計要求有些指標優(yōu)于設計參數。

4 結束語
現代雷達頻率綜合器是一門復雜的電子電路技術。技術難度大，因此對設計人員的設計思路、設計基礎有較高的要求。國內雷達整機單位均在研制雷達頻率綜合器。但大多數是采用直接式頻率和成方案。而間接式頻率綜合器也有其自身的優(yōu)勢，從體積、成本等方面還有潛力可挖。因受到器件及設計思路的和結構方面的原因，國內的頻率綜合器與國外的相比還有一定差距。為此我們還要進行，更細致、深入的研究，力爭趕超國際先進水平。