由圖4 可知，當CPLD1#接收到‘Start’命令后，在‘CP’觸發(fā)信號的作用下，Sign_out 端口依次輸出（00001000）B、（00010000）B、（00100000）B 等信號，實現了將‘１’進行移位且并行輸出。
SST_AND 模塊的仿真波形如圖5 所示，CPLD_MCU 的仿真波形如圖6 所示。

Fig. 5 The emulation wave of SST_AND module

Fig. 6 The emulation wave of CPLD_MCU modul

在圖5 中，SS 端的信號來自單片機，當SS 端的信號與CPLD1#的CP_out 端信號皆為高電平時，CPLD2#才可開始采集信號。由圖6 可知，由CPLD1#輸出的8 位并行數據（10101101）B 經Sign_in 端口進入CPLD2# 的 CPLD_MCU 模塊進行轉換，MISO 端輸出為串行數據。
通過圖 4-圖6 的仿真結果可知，設計的CPLD 接口電路能夠實現多條線纜的同時測量。本文設計的CPLD 接口電路最多能同時測量64 條線纜的連通性能（受CPLD芯片I/O 引腳數量的限制），若要同時測試更多線纜，只需更換CPLD 芯片即可。

5.總結
本文作者創(chuàng)新點：利用CPLD 器件I/O 接口多的優(yōu)點，創(chuàng)新地將CPLD 引入到線纜測試技術中，實現了多條線纜連通性的同時測量。仿真實驗證明設計思路正確，方案可行，為高效、準確地實現電氣柜線纜組的測試提供了新的、有效的途徑。

參考文獻
[1] 王玉輝．CPLD技術在時差法超聲波流量計中的應用[J]．微計算機信息．2005， 21（8）：117～
119
[2] 葉樹青．微電腦在自動測試裝置上的應用―D28-1線纜測試儀介紹[J]．通信與計算機．1990，
4：1～5
[3] 杜曉通．智能建筑弱電線纜性能測試儀[J]．電子測量與儀器學報．2002，16（2）：50～55
[4] 李忠曉．一種簡易線纜測試儀[J]．有線電視技術．2003，10（22）：69～70
[5] 周宏志，王冬青，賈玉蘭．時域回波反射法在雙絞線測試中的應用[J]．電信科學．2004，
20（6）：73～75
[6] Mark Zwolinski．Digital System Design with VHDL[M]．Beijing: Publishing House of Electronics Industry, 2002
[7] 侯伯亨，顧新．VHDL硬件描述語言與數字邏輯電路設計[M]．北京：西安電子科技大學出版社，2004