分析了準循環(huán)低密度奇偶校驗碼生成矩陣的結構特點,討論了硬件可實現(xiàn)的三種常見編碼器結構,提出了一種混合結構的FPGA實現(xiàn)方法。通過利用循環(huán)矩陣的結構特性,增加少量硬件開銷,就可以實現(xiàn)編碼器高速編碼,滿足高速通信需求,吞吐量達1.36Gb/s。

一種混合結構高速LDPC編碼器的FPGA實現(xiàn).pd