利用Quartus Ⅱ和ModelSim軟件,基于EP2C35芯片F(xiàn)PGA開發(fā)平臺(tái),通過(guò)Verilog-HDL語(yǔ)言,完成了O-QPSK調(diào)制解調(diào)器的設(shè)計(jì).該設(shè)計(jì)具有結(jié)構(gòu)簡(jiǎn)單、占用芯片面積少、便于生成IP核等優(yōu)點(diǎn).電路與系統(tǒng)的仿真結(jié)果表明,所預(yù)期的功能均已實(shí)現(xiàn),該方法適合在無(wú)線傳感器網(wǎng)絡(luò)及低功耗通信集成電路設(shè)計(jì)中應(yīng)用.

基于FPGA的O_QPSK調(diào)制解調(diào)器設(shè)計(jì).pdf