国产亚洲精品AA片在线观看,丰满熟妇HD,亚洲成色www成人网站妖精,丁香五月天婷婷五月天男人天堂

新聞中心

EEPW首頁 > 模擬技術(shù) > 設計應用 > 通用陣列邏輯GAL器件優(yōu)缺點分析

通用陣列邏輯GAL器件優(yōu)缺點分析

作者: 時間:2013-05-13 來源:網(wǎng)絡 收藏
1.的優(yōu)點

  GAL是繼PAL之后具有較高性能的PLD,和 PAL相比,具有以下優(yōu)點:

 ?。?) 有較高的通用性和靈活性:它的每個邏輯宏單元可以根據(jù)需要任意組態(tài),既可實現(xiàn)組合電路,又可實現(xiàn)時序電路。

  (2) 利用率高:GAL采用電可擦除CMOS技術(shù),可以用電壓信號擦除并可重新編程。因此,可反復使用。

 ?。?) 高性能的E2COMS工藝:使GAL的高速度、低功耗,編程數(shù)據(jù)可保存20年以上。

  2.的缺點

 ?。?)時鐘必須共用;

 ?。?)或的乘積項最多只有8個;

 ?。?)的規(guī)模小,達不到在單片內(nèi)集成一個數(shù)字系統(tǒng)的要求;

 ?。?)盡管GAL器件有加密的功能,但隨著解密技術(shù)的發(fā)展,對于這種陣列規(guī)模小的可編程邏輯器件解密已不是難題。

  注意:EPLD、FPGA等高密度可編程邏輯器件出現(xiàn)后,上述缺點都得到克服。



關(guān)鍵詞: 列邏輯 GAL器件

評論


技術(shù)專區(qū)

關(guān)閉