在本設計中，弱信號接收借助于二進制相移鍵控（BPSK）編碼信號的相關接收。

發(fā)送脈沖的周期分為7個單元，每個單元寬度為△t，采用BPSK編碼方法（見圖1）。每個單元包含載波或副載波的n個整數(shù)周期，圖1中n為2。

接收器包含再生相關電路（見圖2）。接收的模擬信號Vi由A/D變換器數(shù)字化，而且P數(shù)據(jù)位加到P并聯(lián)聯(lián)移位寄存器。沿多抽頭數(shù)字延遲線的D/A變換器以規(guī)則的間隔重建Vi的延遲形式。其中4個輸出倒相，然后對7個信號求和。

注意，接收器中的相位碼圖形（+++--+-）與發(fā)送器中的圖形（-+--+++）反相。圖3示出相關器輸出振幅，顯示出在最后△t單元所希望的信號放大。

此方法可用于發(fā)送單獨脈沖（如雷達或聲納響應）或數(shù)字傳輸中的位碼，圖4示出發(fā)送器BPSK編碼電路。

圖4中的并行輸入、串行輸出移位寄存器（PISO）用固定并行輸入0001101移位碼硬線連接。PISO有兩個控制輸入：Pi用于并行輸入、SR用于右串行移位。從載波和副載波正弦波振蕩器（頻率為ft）獲得TTL時鐘脈沖串。

時鐘頻率2分頻（fc=ft/w）后做為PISO時鐘輸入。頻率fc7分頻后與串行數(shù)字數(shù)據(jù)輸入Si“與”產(chǎn)生PISO的Pi。輸入SR等于Pi，即Pi倒相。

PISO輸出到控制倒相器，定時圖示于圖5。圖4中的除7級可用任何普通方法實現(xiàn)，如Johnson計數(shù)器或帶選通的JK雙穩(wěn)器件。用一個同步或復位脈沖來保證脈沖Pi發(fā)生在時間7△t，見圖5。

PISO可用74166，不用的8位都置到“0”。