基于Modelsim FLI接口的FPGA仿真技術
1.包含頭文件,包括 C程序常用的一些頭文件和 Modelsim給出的外部語言接口頭文件m ti.h。Modelsim給出的外部接口函數(shù)說明、類型定義等都在 mti.h 中。
本文引用地址:http://www.ljygm.com/article/84416.htm
2.定義自己的結(jié)構體,這一點主要是為了編程方便,例如輸入輸出信號對應的變量在各函數(shù)中基本上都會用到,可以把這些變量定義成一個結(jié)構,便于參數(shù)傳遞。例如,我們可以把 3.1 的 sim.vhd 輸入輸出信號對應的變量定義成結(jié)構:
typedef struct {
driverID out1;
driverID out2;
signalID in1;
signalID in2;
}PortStruct;
其中 driverID 表示輸出信號對應的變量;signalID表示輸入信號對應的變量。這樣,這里定義的變量 out1, out2, in1, in2 就分別與 sim.vhd中的信號 out1, out2, in1, in2 對應。
3.編寫初始化函數(shù)
初始化函數(shù)的定義為:
init_func(mtiRegionIdT region, char *param, mtiInteRFaceListT*generics, mtiInterfaceListT *ports)
各參數(shù)的含義可以參閱 modelsim的用戶手冊。
下面結(jié)合上面給出的初始化函數(shù)要完成的任務來詳細說明。
a.初始化全局變量(略)
b.設置 VHDL 輸入輸出信號與 C 程序變量的對應關系。這是通過調(diào)用 mti_FindPort 函數(shù)實現(xiàn)的。mti_FindPort 函數(shù)定義為:
mtiSignalIdT mti_FindPort(mtiInterfaceListT *list, char *name);
例如,定義輸入輸出信號對應的結(jié)構為ip:PortStruct ip;
就可以用:ip.in1 = mti_FindPort(ports, “in1”);來實現(xiàn)輸入信號in1與變量in1的對應關系。
對輸出信號來說,它的目的是產(chǎn)生驅(qū)動,因此,這些變量(out1和out2)除了要找到對應的輸出信號外,還要驅(qū)動這些信號。對信號的驅(qū)動可以通過調(diào)用 mti_CreateDriver函數(shù)來實現(xiàn)。該函數(shù)的定義為:mtiDriverIdT mti_CreateDriver(mtiSignalIdT sig);
由于這些變量一般只用于對外驅(qū)動,因此可以簡單寫成下面的形式:
ip.out1 = mti_CreateDriver(mti_FindPort(ports, “out1”));
c.調(diào)用mti_ScheduleDriver函數(shù),設置輸出信號的初始狀態(tài)?! ti_ScheduleDriver函數(shù)的
定義為:void mti_ScheduleDriver(mtiDriverIdT driver, long value, mtiDelayT delay, mtiDriverModeT mode);
其中driver是輸出信號對應的變量名,如我們這里的ip.out1和ip.out2;value是要設置(驅(qū)動)的值,如高電平(‘1’,對應value為3)、低電平(‘0’,對應value為2)、高阻(‘Z’,對應value為4)、未賦值(‘U’,對應value為0)等等;delay是從當前時間開始到把信號驅(qū)動成給定值(value)的等待時間,單位與仿真器當前使用的最小時間單位相同;mode為信號模式,有兩個值可供 3選擇:MTI_INERTIAL或者是MTI_TRANSPORT,分別對應于標準VHDL語言的INERTIAL和TRANSPORT。例如,我們設置信號out1的初始狀態(tài)為低電平:mti_ScheduleDriver(ip.out1, 2, 0, MTI_INERTIAL);
d.設置在仿真器重新仿真(運行命令restart)或退出仿真(運行命令quit –sim)等情況下調(diào)用的函數(shù)。這一部分主要是為了釋放內(nèi)存或者保存當前狀態(tài)等。以restart為例,假設我們在程序中用malloc申請了存儲空間 buf,在仿真器“restart”時需要釋放,就可以用以下的函數(shù)調(diào)用來注冊:mti_AddRestartCB(free, buf);
評論