pcb設計邏輯芯片功能測試用于保證被測器件能夠正確完成其預期的功能。為了達到這個目的，必須先創(chuàng)建測試向量或者真值表，才能進檢測代測器件的錯誤。一個真值表檢測錯誤的能力有一個統(tǒng)一的標準，被稱作故障覆蓋率。測試向量與測試時序結合在一起組成了邏輯功能測試的核心。pcb設計培訓功能測試會占用測試系統(tǒng)的大部分資源。功能測試主要由兩大塊組成，一是測試向量文件，另外一塊是包含測試指令的主測試程序。測試向量代表了測試待測器件所需的輸入輸出邏輯狀態(tài)。主測試程序包含了保證測試儀硬件能產(chǎn)生必要的電壓，波形和時序等所必需的信息。(如圖一所示)

　　當功能測試執(zhí)行的時候，測試系統(tǒng)把輸入波形施加給待測器件，并一個周期一個周期，一個管腳一個管腳地監(jiān)控輸出數(shù)據(jù)。如果有任何的輸出數(shù)據(jù)不符合預期的邏輯狀態(tài)，電壓或者時序，該測試結果被記錄為錯誤。

　　到現(xiàn)在我們討論了相對簡單的存儲器和數(shù)字芯片測試的基本測試技術。在此文接下來的兩章里，我們將討論測試更為復雜的混合信號和射頻/無線芯片的獨特要求。

　　測試向量

　　測試向量—也稱作測試圖形或者真值表—由輸入和輸出狀態(tài)組成，代表被測器件的邏輯功能。輸入和輸出狀態(tài)是由字符來表示的，通常1/0用來表示輸入狀態(tài)，L/H/Z用來表示輸出狀態(tài)，X用來表示沒有輸入也不比較輸出的狀態(tài)。事實上可以用任何一套字符來表示真值表，只要測試系統(tǒng)能夠正確解釋和執(zhí)行每個字符相應的功能。

　　VDD Min/Max (待測器件電源電壓)

　　VIL/VIH (輸入電壓)

　　VOL/VOH (輸出電壓)

　　IOL/IOH (輸出電流負載)

　　VREF (IOL/IOH轉換電平)

　　測試頻率(測試使用的周期)

　　輸入信號時序(時鐘/建立時間/保持時間/控制)

　　輸入信號波形格式

　　輸出時序(在周期內何時對輸出進行采樣)

　　向量順序(向量文件內的start/stop位置)

　　測試向量是存儲在向量存儲器里面的，每行單獨的向量代表一個單一測試周期的“原始“數(shù)據(jù)。從向量存儲器里輸入的數(shù)據(jù)與時序，波形格式以及電壓數(shù)據(jù)結合在一起，通過pin

　　electronic電路施加給待測器件。待測器件的輸出通過pin

　　electronic上的比較電路在適當?shù)牟蓸訒r間與存儲在向量存儲器里的數(shù)據(jù)進行比較。這種測試被稱作存儲響應。

　　除了待測器件的輸入輸出數(shù)據(jù)，測試向量還可能包含測試系統(tǒng)的一些運作指令。比如說，要包含時序信息等，因為時序或者波形格式等可能需要在周期之間實時切換。輸入驅動器可能需要被打開或者關閉，輸出比較器也可能需要選擇性地在周期之間開關。許多測試系統(tǒng)還支持像跳轉，循環(huán)，向量重復，子程序等微操作指令。不同的測試儀，其測試儀指令的表示方式可能會不一樣，這也是當把測試程序從一個測試平臺轉移到另一個測試平臺時需要做向量轉換的原因之一。比較復雜的芯片，其測試向量一般是由芯片設計過程中的仿真數(shù)據(jù)提取而來。仿真數(shù)據(jù)需要重新整理以滿足目標測試系統(tǒng)的格式，同時還需要做一些處理以保證正確的運行。通常來說測試向量并不是由上百萬行的獨立向量簡單構成的。測試向量或者仿真數(shù)據(jù)可以由設計工程師，測試工程師或者驗證工程師來完成，但是要保證成功的向量生成，都必須對芯片本身和測試系統(tǒng)有非常全面地了解。