摘要：提出采用正則有符號數字量(CSD)編碼技術實現FIR濾波器。首先分析了FIR數字濾波器理論及常用設計方法的不足，然后介紹了二進制數的CSD編碼技術及其特點，給出了其于CSD編碼的定點常系數FIR濾波器設計過程，使用VHDL語言實現了該常系數濾波器的行為描述。最后在Max+PlusⅡ環(huán)境下進行實驗仿真和驗證，與DA和2C編碼算法比較結果表明，用CSD編碼技術實現的濾波器可以有效提高運算速度并降低FPGA芯片的面積占用。
關鍵詞：CSD編碼；分布式算法；FIR；FPGA；常系數乘法

0 引言
在圖像處理、語音識別等數字信號處理中，數字濾波器占有重要的地位，其性能對系統(tǒng)有直接的影響。隨著系統(tǒng)在寬帶、高速、實時信號處理上要求的提高，對濾波器的處理速度、性能等也提出更高的要求。目前數字濾波器的硬件實現方法通常采用專用DSP芯片或FPGA，DSP特有的一些硬件結構和特性使其非常適合作數字濾波電路，但由于其軟件算法在執(zhí)行時的串行性，限制了它在高速和實時系統(tǒng)中的應。FPGA最明顯的優(yōu)勢在于其實現數字信號處理算法的并行性，可以顯著提高濾波器的數據吞吐率，隨著FPGA技術的不斷發(fā)展，現在的FPGA不僅包含查找表、寄存器、多路復用器、分布式塊存儲器，而且還嵌入專用的快速加法器、乘法器和輸入／輸出設備，因而成為高性能數字信號處理的理想器件。而在FPGA中，數字濾波器不同的實現方法所消耗的FPGA資源是不同的，且對濾波器的性能影響也有較大差異。基于此，本文從FIR濾波器的系數考慮，采用CSD編碼，對FIR數字濾波器進行優(yōu)化設計。

1 FIR濾波器的基本原理
一個L階的FIR數字濾波器的基本系統(tǒng)函數見式(1)：

式中：h(n)表示濾波器的系數；x(i)表示帶有時間延遲的輸入序列，此表達式對應的直接型實現結構可用圖1來表示。

可以看出，FIR濾波器是由一個“抽頭延遲線”加法器和乘法器的集合構成的。傳給每個乘法器的操作數就是一個FIR系數。對每次采樣x(n)要進行N次連續(xù)的乘法和(N-1)次加法操作，因實際中濾波器的階數都很高，實現高數據吞吐率就需要很多的硬件乘法器，硬件實現時將占用大量的資源，同時也會因此影響濾波器的速度和性能。為了解決這個問題，人們從多個角度尋求優(yōu)化方法。從數字濾波器表達式看，對它
的優(yōu)化操作，實際最終轉換成兩類改進。一類是針對輸入xi的DA操作的改進；另一類是針對系數hi編碼的操作。

2 DA算法
分布式算法(Distributed Arithmetic，DA)是為了解決乘法資源問題而提出的經典優(yōu)化算法這種算法結構，可以有效地將乘法運算轉換成基于查找表LUT(Look Up Table)的加法運算，利用查表方法快速得到部分積。
對于低階而言，由于LUT表地址空間較小，與傳統(tǒng)算法相比，分布式算法可極大地減少硬件電路的規(guī)模，提高電路的執(zhí)行速度。然而當FIR濾波器階數很高時，作為查找表的ROM將很大。階數每增加1位，ROM容量就增加1倍，這種以2的冪次遞增的資源占用是硬件資源不可接受的。因而在濾波器系數較高時，為了減小查找表的規(guī)模，常采用一定的方法將大LUT分割為一些小的LUT的方法。如濾波器的多相分解結構、多路復用器和加法器替代查找表的算法等。

3 CSD編碼算法
常數乘法可以通過“移位-加”來完成，而乘數中“1”的個數決定了“加”操作的次數，當然“1”的個數越少越好，正則有符號數字量CSD(Canonic Signed Digit)編碼就可以實現“1”的個數的最小化。
3．1 CSD編碼
與傳統(tǒng)的二進制編碼的二值表示法不同，CSD編碼的數字值域為0，1和-1。-1常表示成1。這種編碼是具有最少非零元素的一種表示法，用CSD編碼表示數字的形式具有惟一性。在實際硬件電路中可以采用如下原則生成最佳CSD編碼：
①從最低有效位開始，用10…0 取代所有大于2的1序列，此外還需要用110 取代1011；
②從最高有效位開始，用011代替10 。
最佳CSD編碼的特點是：
①在一個CSD數據里，沒有兩個連續(xù)的非零位；
②對同一個數字的CSD編碼是獨一無二的；
③是數字表示法里，所含非零位數最少，相比于二進制補碼系統(tǒng)平均減少33％的非零項。