Siemens EDA 強調，整個半導體行業(yè)第一枚硅晶圓流片的成功率下降令人震驚。

Siemens EDA（Siemens Digital Industries Software 旗下公司）設計驗證技術副總裁兼總經(jīng)理 Abhi Kolpekwar 表示，首次流片成功率正在下降，從 2022 年的 24% 和 2020 年的 32% 下降到 2024 年的 14%。

“這在 ASIC 和 FPGA 中都是一個令人驚訝和令人震驚的下降，”他說。這是一個非常大的問題，可以追溯到今天人們流片的設計復雜性。

該公司開發(fā)了一套互鎖的工具，用于使用 AI 代理驗證設計，以嘗試解決這個問題。

“第二個問題是時序約束。75% 的項目落后于計劃。然后，熟練的勞動力只能滿足 20% 的需求，因此目前 80% 的需求沒有得到滿足。

“我的業(yè)務就是幫助人們在流片之前對他們的設計進行功能驗證，盡快、盡早地發(fā)現(xiàn)設計中的任何錯誤。錯誤在系統(tǒng)中停留的次數(shù)越多，它們的成本就越高，因此游戲計劃是在它們便宜的時候盡可能多地捕捉它們，這樣人們就不需要重新設計了。

“僅僅生產(chǎn)更快的模擬器是不夠的。我們需要更快的引擎、更快的工程師（通過自動化任務和分析）以及更少的工作負載。所有這些都使最終用戶的總生產(chǎn)力提高了 5 倍，“Kolpekwar 說。

Questa One 具有三個要素，具有新的模擬引擎、驗證工具和驗證 IP，所有這些都使用生成式 AI 和 AI 代理。這些工具正在被 ARM、Mediatek、Rambus 和 Microsoft 使用。

例如，智能創(chuàng)建工具采用設計要求，并將其轉化為設計要求，以便使用 Generative AI 進行形式化驗證。智能回歸工具可識別故障模式，并使用預測性 AI 快速調試問題。

“您無需運行數(shù)千次回歸測試，只需針對任何設計更改運行幾百次優(yōu)化測試。此外，還可以預測可能失敗的測試用例，并且這些測試用例首先排序，這樣如果回歸失敗，您就不必運行其余的測試，“Kolpekwar 說?！斑@就是我們使用 AI 來減少工作量的方式?！?/p>

智能引擎可以訪問所有設計數(shù)據(jù)庫和測試平臺，以加速數(shù)據(jù)計算，加速仿真，而智能調試工具使用 AI 來識別故障并為特定代碼提供根本原因分析。

開發(fā)了一種新的仿真引擎，支持具有自動分區(qū)的并行仿真、功能安全仿真以及靜態(tài)和動態(tài)功耗分析。

AI 在運送給客戶之前，會根據(jù) Siemens EDA 中的標準文檔進行訓練，并且模型將使用帶有檢索增強生成 （RAG） 的本地訓練模型進行訓練。

這簡化了驗證工具鏈。

“您可以將生成式 AI 代碼生成用于測試臺，也可以用于運行形式檢查器，但這還不夠，”Kolpekwar 說?！澳梢詮脑O計需求文檔中選取部分，并直接從文檔中生成斷言?！?/p>

QuestaOne 驗證工具鏈的另一部分是無激勵驗證 （SFV），用于靜態(tài)和形式驗證，無需仿真平臺即可發(fā)現(xiàn)錯誤。

“SFV 的想法使用 GenAI、LLM、預測和分析 AI 將靜態(tài)和形式分析相結合，”他說，“而不是在用戶提出問題的地方啟動 linter，我們應用 linter，找到違規(guī)并自動修復，然后運行 RTL 到 TRL 等效性檢查。

Verification IQ 工具使用分析 AI 和生成式 AI 來自動執(zhí)行任務和工作負載。這來自 2023 年對 Avery Design Systems 的收購。

“我們正在構建該基準協(xié)議技術，通過驗證 IP 生態(tài)系統(tǒng)引入測試用例和 AI 應用程序的基礎設施。自從我們收購了它們以來，我們已經(jīng)創(chuàng)建了一個驗證 IP 生態(tài)系統(tǒng)，在 QEMU 軟件仿真和 Veloce 硬件仿真上具有可仿真和可仿真的 IP。