一文帶你看懂英特爾的先進制程工藝和高級系統(tǒng)級封裝技術(shù)的全部細節(jié)... 

1.     制程技術(shù)

英特爾18A制程節(jié)點正在按既定計劃推進，首個外部客戶的流片工作將于2025年上半年完成。Intel 18A預(yù)計將在2025年下半年實現(xiàn)量產(chǎn)爬坡，基于該制程節(jié)點的首款產(chǎn)品，代號為Panther Lake，將于2025年年底推出，更多產(chǎn)品型號將于2026年上半年發(fā)布?！?a class="contentlabel" href="http://www.ljygm.com/news/listbylabel/label/英特爾">英特爾新篇章：重視工程創(chuàng)新、文化塑造與客戶需求；英特爾發(fā)布2025年第一季度財報】

與Intel 3制程工藝相比，Intel 18A的每瓦性能預(yù)計提升15%，芯片密度預(yù)計提升30%?！綢ntel 18A | See Our Biggest Process Innovation】

Intel 18A應(yīng)用了兩項關(guān)鍵技術(shù)突破：RibbonFET全環(huán)繞柵極晶體管技術(shù)與PowerVia背面供電技術(shù)。【Intel 18A | See Our Biggest Process Innovation】

l   RibbonFET全環(huán)繞柵極晶體管：芯片制程工藝不斷進化的進程中，隨著芯片密度不斷攀升，由于漏電問題導(dǎo)致的發(fā)熱現(xiàn)象似乎成為一種“魔咒”，成為前進道路上的主要障礙之一。而RibbonFET正是應(yīng)對這一挑戰(zhàn)的有效解決方案。

通過英特爾十多年來最重要的晶體管技術(shù)創(chuàng)新之一，英特爾實現(xiàn)了全環(huán)繞柵極（GAA）架構(gòu)，以垂直堆疊的帶狀溝道，提高晶體管的密度和能效，實現(xiàn)電流的精準控制，在實現(xiàn)晶體管進一步微縮的同時減少漏電問題發(fā)生。

此外，RibbonFET提高了每瓦性能、最小電壓（Vmin）操作和靜電性能。無論在何種電壓下，都能提供更強的驅(qū)動電流，讓晶體管開關(guān)的速度更快，從而實現(xiàn)了晶體管性能的進一步提升。RibbonFET 還通過不同的帶狀寬度和多種閾值電壓（Vt）類型提供了高度的可調(diào)諧性，為芯片設(shè)計帶來了更高的靈活性。

l   PowerVia背面供電：隨著越來越多的使用場景都需要尺寸更小、密度更高、性能更強的晶體管來滿足不斷增長的算力需求，而混合信號線和電源一直以來都在“搶占”晶圓內(nèi)的同一塊空間，從而導(dǎo)致?lián)矶?，并給晶體管進一步微縮增加了難度。

PowerVia背面供電技術(shù)應(yīng)運而生，通過將粗間距金屬層和凸塊移至芯片背面，并在每個標準單元中嵌入納米級硅通孔 (nano-TSV)，以提高供電效率。這項技術(shù)實現(xiàn)了ISO功耗效能最高提高4%，大大減少了固有電阻（IR）下降的槍口，并提升標準單元利用率5%至10%。

2024年2月，英特爾拓展了制程技術(shù)路線圖：【制程節(jié)點，團隊亮相】

l   Intel 14A采用High-NA EUV技術(shù)，預(yù)計將于2027年前實現(xiàn)大規(guī)模量產(chǎn)。

l   英特爾還計劃一路推出節(jié)點的演進版本，滿足客戶的不同需求。其中，P版本實現(xiàn)了至少5%的性能提升（Intel 18A-P）；E版本進行了功能拓展，如射頻和電壓調(diào)整等（Intel 16-E、Intel 3-E、Intel 14A-E）；T版本通過采用硅通孔，針對3D堆疊進行了優(yōu)化（Intel 3-T、Intel 3-PT）。

2.     封裝技術(shù)

先進封裝的意義

半導(dǎo)體先進封裝技術(shù)能夠在單個設(shè)備內(nèi)集成不同功能、制程、尺寸、廠商的芯粒（chiplet），以靈活性強、能效比高、成本經(jīng)濟的方式打造系統(tǒng)級芯片（SoC）。因此，越來越多的AI芯片廠商青睞這項技術(shù)。【英特爾先進封裝：助力AI芯片高效集成的技術(shù)力量】

英特爾先進封裝解決方案

英特爾代工的先進系統(tǒng)封裝及測試（Intel Foundry ASAT）的技術(shù)組合，包括FCBGA 2D、FCBGA 2D+、EMIB 2.5D、EMIB 3.5D、Foveros 2.5D & 3D和Foveros Direct 3D等多種技術(shù)?！居⑻貭栂冗M封裝：助力AI芯片高效集成的技術(shù)力量】

左上：FCBGA 2D、右上：EMIB 2.5D、

左下：Foveros 2.5D & 3D、右下：EMIB 3.5D

l   FCBGA 2D是傳統(tǒng)的有機FCBGA（倒裝芯片球柵格陣列）封裝，適用于成本敏感、I/O數(shù)量較少的產(chǎn)品。

l   FCBGA 2D+在此基礎(chǔ)上增加了基板層疊技術(shù)（substrate stacking），能夠減少高密度互連的面積，降低成本，特別適合網(wǎng)絡(luò)和交換設(shè)備等產(chǎn)品。

l   EMIB（嵌入式多芯片互連橋接）2.5D技術(shù)通過基板上的微型硅橋連接芯片，適用于高密度的芯片間連接，在AI和高性能計算（HPC）領(lǐng)域表現(xiàn)出色。

l   EMIB 3.5D則在此基礎(chǔ)上引入了3D堆疊技術(shù)，芯片可以垂直堆疊在有源或無源的基板上，再通過EMIB技術(shù)連接，增加了堆疊的靈活性，能夠根據(jù)IP的特性選擇垂直或水平堆疊，同時避免使用大型的中介層。

l   Foveros 2.5D和3D技術(shù)采用基于焊料的連接方式，而不是基底連接，適合高速I/O與較小芯片組分離的設(shè)計。

l   Foveros Direct 3D技術(shù)則通過銅和銅直接鍵合，實現(xiàn)更高的互連帶寬和更低的功耗，從而提供卓越的性能。

值得注意的是，這些技術(shù)并非互斥，而是在一個封裝中可以同時采用，為復(fù)雜芯片的設(shè)計提供了極大的靈活性。在商業(yè)層面，這體現(xiàn)了英特爾對封裝細分市場的重視。

EMIB：AI芯片封裝的理想選擇

針對AI芯片的先進封裝需求，與業(yè)界其它晶圓級2.5D技術(shù)，例如硅中介層、重布線層（RDL）相比，EMIB 2.5D技術(shù)具有諸多優(yōu)勢：【英特爾先進封裝：助力AI芯片高效集成的技術(shù)力量】

l   成本效益：EMIB技術(shù)采用的硅橋尺寸非常小，相比于傳統(tǒng)的大尺寸中介層，制造時能更高效地利用晶圓面積，減少空間和資源的浪費，綜合成本更低。

l   良率提升：EMIB技術(shù)省略了晶圓級封裝（wafer level assembly）這一步驟，減少了模具、凸點等復(fù)雜工藝帶來的良率損失風(fēng)險，從而提高了整體生產(chǎn)過程的良率。

l   生產(chǎn)效率：與晶圓級技術(shù)相比，EMIB技術(shù)的制造步驟更少、復(fù)雜度更低，因此生產(chǎn)周期更短，能夠為客戶節(jié)省寶貴的時間。在市場動態(tài)快速變化的情況下，這種時間優(yōu)勢能夠幫助客戶更快地獲得產(chǎn)品驗證數(shù)據(jù)，加速產(chǎn)品上市。

l   尺寸優(yōu)化：晶圓級技術(shù)需要在基板上方添加中介層，而EMIB則將硅橋嵌入基板，極大地提高了基板面積的利用率。同時，基板的尺寸與集成電路面板的格式相匹配，采用EMIB能夠在單個封裝中集成更多芯片，從而容納更多的工作負載。

l   供應(yīng)鏈與產(chǎn)能：英特爾擁有成熟的供應(yīng)鏈和充足的產(chǎn)能，確保了EMIB能夠滿足客戶對先進封裝解決方案的需求。

先進封裝技術(shù)的未來發(fā)展

l   英特爾正在研發(fā)120×120毫米的超大封裝。【英特爾先進封裝：助力AI芯片高效集成的技術(shù)力量】

l   英特爾計劃在未來幾年內(nèi)向市場推出玻璃基板（glass substrate）。玻璃基板可耐受更高的溫度，將變形（pattern distortion）減少50%，并具有極低的平面度，可改善光刻的聚焦深度（depth of focus），還達到了實現(xiàn)極緊密的層間互連疊加所需的尺寸穩(wěn)定性。由于這些獨特的性能，玻璃基板上的互連密度有望提升10倍。此外，玻璃機械性能的改進實現(xiàn)了非常高的超大尺寸封裝良率。

此外，玻璃基板對更高溫度的耐受性，也讓芯片架構(gòu)師能夠更靈活地設(shè)置電源傳輸和信號路由設(shè)計規(guī)則，因為它在更高溫度下的工作流程中，提供了無縫集成光互連器件和將電感器和電容器嵌入玻璃的能力。因此，采用玻璃基板可以達成更好的功率傳輸解決方案，同時以更低的功耗實現(xiàn)所需的高速信號傳輸，有助于讓整個行業(yè)更接近2030年在單個封裝內(nèi)集成1萬億個晶體管的目標?！緷M足更高算力需求，英特爾率先推出用于下一代先進封裝的玻璃基板】