Synopsys 為 Intel Foundries 的 18A 和 18A-P 更高性能工藝技術開發(fā)了生產就緒型設計流程。這些產品將于今年晚些時候進入量產，用于使用 RibbonFET 全環(huán)繞柵極 （GAA） 晶體管和第一個背面供電架構的 1.8nm 設計。

兩家公司還致力于英特爾 14A-E 高效低功耗工藝的早期設計技術協(xié)同優(yōu)化。這是 Intel Foundry 和 Synopsys 工程團隊之間廣泛設計技術協(xié)同優(yōu)化 （DTCO） 努力的結果。

Synopsys 還針對 Intel 18A 優(yōu)化了其 IP，并擴展了對 Intel 18A-P 的設計支持。英特爾 18A 工藝的每瓦性能比之前的 3nm 技術提高了 15%，面積增加了 30%。18-P 將提高性能，而 18-E 將增加密度。

適用于 18A 和 18A-P 的 AI 支持 EDA 參考流程具有統(tǒng)一的探索到簽核平臺，可加速英特爾嵌入式多晶片互連橋接 T （EMIB-T） 小芯片封裝技術的 2.5D/3D 多晶粒設計。

這可用于最近推出的 Intel Foundry Accelerator Chiplet Alliance 以及 Intel Foundry Accelerator Design Service Alliance。

EMIB-T 結合了 EMIB 2.5D 和 Foveros 3D 封裝技術的優(yōu)勢，可在超過掩線限制的基板尺寸下實現(xiàn)高互連密度。EMIB-T 參考流程允許早期凸塊和 TSV 規(guī)劃和優(yōu)化，具有自動 UCIe 和 HBM 布線。

Synopsys IP 事業(yè)部高級副總裁 John Koeter 表示：“我們的生產就緒型 EDA 流程、IP 和多晶粒解決方案為我們的共同客戶提供了全面的技術，以加速開發(fā)滿足或超過其要求的芯片設計。

英特爾代工生態(tài)系統(tǒng)技術辦公室副總裁兼總經理Suk Lee表示：“我們與Synopsys的持續(xù)合作使工程團隊能夠利用我們獨特的系統(tǒng)代工能力和優(yōu)化的Synopsys EDA流程和Intel 18A-P工藝節(jié)點上的IP，加速'芯片系統(tǒng)'創(chuàng)新，以創(chuàng)建差異化設計，更快地獲得結果。

Synopsys IP 和 EDA 流程還針對英特爾 18A 和英特爾 18A-P 工藝節(jié)點上的功耗和面積進行了優(yōu)化，以使用熱感知分析來利用 PowerVia 背面電源。英特爾 18A 工藝節(jié)點上的 IP，包括 224G 以太網、PCIe 7.0、UCIe、USB4、嵌入式存儲器、邏輯庫、IO 和 PVT 傳感器。