英特爾 Arrow Lake 架構(gòu)的模具照片已經(jīng)發(fā)布，展示了英特爾注入小芯片（tile）的設(shè)計(jì)的所有榮耀。X 上的 Andreas Schiling 分享了幾張 Arrow Lake 的近距離圖片，揭示了 Arrow Lake 各個(gè)圖塊的布局和計(jì)算圖塊內(nèi)內(nèi)核的布局。

第一張照片展示了英特爾臺(tái)式機(jī)酷睿 Ultra 200S 系列 CPU 的完整芯片，計(jì)算圖塊位于左上角，IO 圖塊位于底部，SoC 圖塊和 GPU 圖塊位于右側(cè)。左下角和右上角是兩個(gè)填充模具，旨在提供結(jié)構(gòu)剛度。

計(jì)算芯片在 TSMC 的尖端 N3B 節(jié)點(diǎn)上制造，總面積為 117.241 mm2。IO tile 和 SoC tile 在臺(tái)積電較舊的 N6 節(jié)點(diǎn)上制造，IO tile 的尺寸為 24.475 平方毫米，SoC tile 的尺寸為 86.648 平方毫米。所有 tile 都位于基于 Intel 22nm FinFET 節(jié)點(diǎn)的底層基礎(chǔ) tile 上。Arrow Lake 是第一個(gè)完全使用競(jìng)爭(zhēng)對(duì)手的節(jié)點(diǎn)制造的 Intel 架構(gòu)，但 base tile 除外。

下圖顯示了 Arrow Lake 中輔助圖塊的所有子組件。I/O 芯片容納 Thunderbolt 4 控制器/顯示器 PHY、PCIe Express 緩沖器/PHY 和 TBT4 PHY。SoC tile 包含顯示引擎、媒體引擎、更多 PCIe PHY、緩沖區(qū)和 DDR5 內(nèi)存控制器。GPU 圖塊包含四個(gè) Xe GPU 內(nèi)核和一個(gè) Xe LPG （Arc Alchemist） 渲染切片。

最后一張圖片展示了 Intel 為 Arrow Lake 提供的最新內(nèi)核配置，它與之前的混合 Intel 架構(gòu)不同。對(duì)于 Arrow Lake，英特爾選擇將 E 核夾在 P-core 之間，而不是將它們?nèi)糠旁谧约旱募褐?，?jù)稱(chēng)是為了減少熱熱點(diǎn)。八個(gè) P 核中有四個(gè)位于芯片的邊界上，其他四個(gè)位于芯片的中間。四個(gè) E 核集群（每個(gè)集群有四個(gè)內(nèi)核）夾在外部和內(nèi)部 P 核之間。

Schilling 的芯片還公開(kāi)了 Arrow Lake 的緩存布局，包括每個(gè) P 核心 3MB 的 L3 緩存（總共 36MB）和每個(gè) E 核心集群 3MB 的 L2 緩存，其中 1.5MB 在兩個(gè)內(nèi)核之間直接共享?；ミB將兩個(gè) L2 緩存集群（及其關(guān)聯(lián)的內(nèi)核）橋接在一起，它還負(fù)責(zé)將每個(gè)內(nèi)核集群連接到環(huán)形代理。英特爾對(duì) Arrow Lake 進(jìn)行的一項(xiàng)重大升級(jí)是將 E 核集群連接到 P 核共享的 L3 緩存，從而有效地為 E 核提供 L3 緩存。

Arrow Lake 是 Intel 迄今為止最復(fù)雜的架構(gòu)之一，也是該公司第一個(gè)將小芯片式設(shè)計(jì)引入臺(tái)式機(jī)市場(chǎng)的架構(gòu)。也就是說(shuō)，英特爾首次嘗試基于臺(tái)式機(jī)小芯片的競(jìng)爭(zhēng)對(duì)手并未受到好評(píng)，因?yàn)榛ミB的延遲問(wèn)題，該互連負(fù)責(zé)將所有 tile 連接在一起。Intel 正在嘗試通過(guò)固件更新來(lái)糾正此問(wèn)題。盡管如此，它目前的實(shí)現(xiàn)無(wú)法觸及 AMD 的競(jìng)爭(zhēng)對(duì)手 Ryzen 9000 CPU（例如 9800X3D），甚至不足以擊敗自己的上一代第 14 代游戲處理器（例如 14900K）。