全球領(lǐng)先的半導體設(shè)計、驗證和制造軟件及知識產(chǎn)權(quán)(IP)供應商新思科技公司與中國內(nèi)地最大的芯片代工企業(yè)中芯國際集成電路制造有限公司日前宣布，將攜手推出全新的65納米RTL-to-GDSII參考設(shè)計流程4.0(Reference Flow 4.0)。作為新思科技專業(yè)化服務(wù)部與中芯國際共同開發(fā)的成果，該參考流程中增加了 Synopsys Eclypse™ 低功耗解決方案及IC Compiler Zroute布線技術(shù)，為設(shè)計人員解決更精細工藝節(jié)點中遇到的低功耗和可制造性設(shè)計(DFM)等問題提供更多的可用資源。這樣，客戶可迅速獲得優(yōu)化的途徑到中芯國際65納米制程的投片，從而滿足苛刻的項目時間要求。

　　參考設(shè)計流程4.0利用了新思科技Eclypse低功耗解決方案的關(guān)鍵組成部分Galaxy™實施平臺，從而使設(shè)計人員能夠在包括RTL綜合與測試、物理實現(xiàn)與驗收階段在內(nèi)的整個設(shè)計流程中，實施先進的低功耗技術(shù)。此外，整個參考流程中還采用了IC Compiler的Zroute布線技術(shù)，該技術(shù)使用先進的布線算法對制造規(guī)則的影響、時序以及其他設(shè)計目標進行評估，因而能支持中芯國際的65納米布線規(guī)則。集成的Zroute 通過為特定芯片的設(shè)計制定出設(shè)計規(guī)劃、面積、功率和信號完整性(SI)等目標，使可制造性設(shè)計(DFM)的優(yōu)化技術(shù)更加合理。

　　通過采用經(jīng)由中芯國際內(nèi)部開發(fā)的 CCS 標準單元庫、SRAM、PLL、輸入/輸出庫和低功耗單元庫，本參考設(shè)計流程得到了驗證。驗證中采用了分別具備電源閘控(Power Gating)和數(shù)據(jù)保持能力的多電源電壓(multiple -VDD)和多電源模塊。該流程的其他關(guān)鍵特性還包括：利用 IC Compiler及可測試性設(shè)計技術(shù)(DFT) 結(jié)合支持可自動生成全速(at-speed)測試的片上時鐘控制功能實現(xiàn)的多種參數(shù)特性多重模式(Multi-Corner Multi-Mode，MCMM)優(yōu)化及關(guān)鍵面積分析與壓縮。

　　“中芯國際的65納米邏輯制程要求一個能夠解決時序、漏電和可制造性設(shè)計等關(guān)鍵性問題的流程，以減少風險并提高設(shè)計結(jié)果質(zhì)量。”中芯國際設(shè)計服務(wù)中心副總裁歐陽雄表示，“我們通過與新思科技密切合作，再次為我們雙方的客戶推出全新解決方案，使他們能夠同時受益于我們兩家公司的領(lǐng)先技術(shù)。隨著我們即將向研制更先進的工藝節(jié)點技術(shù)邁進，我們期待能夠與新思科技繼續(xù)保持合作關(guān)系。”

　　“新思科技與我們的半導體代工合作伙伴密切合作，旨在加快客戶的設(shè)計進入量產(chǎn)的過程，”新思科技營銷與戰(zhàn)略聯(lián)盟副總裁Rich Goldman 表示，“我們與中芯國際攜手為IC設(shè)計團隊提供一個切實可行的參考流程，使之利用新思科技的低功耗和DFM優(yōu)化技術(shù)，加快其以實現(xiàn)中芯國際65納米制程技術(shù)為目的的片上系統(tǒng)的設(shè)計進程。”